▍1. fifo
fifo是大多数设计中非常重要的模块;
资源描述 说明: 结绳模块(Pluse2Toggle): 负责延长待采样信号 同步模块(Synchronization):负责双触发器锁存 解绳模块(Toggle2Pluse): 负责将长信号转换成脉冲信号 支持信号从快时钟域到慢时钟域,也支持信号从满时钟域到快时钟域,
我以altera公司的 FPGA,型号是DE2 系列 软件的版本是quartusii 9.0 程序实现了2,4,6,8,分频,
无符号的并行乘法器的结构基于观察在增殖过程中的部分产品可以并行计算。 乘法运算的符号操作数,2 的补数系统中生成双长度的积。总体战略是累积的部分产品作为选定由乘数位添加版本被乘数。
DDS_Dual_ports Verilog实现,需要的可以下载实验,也可根据自身的需要修改,以求达到自身的目的
代码属于原创,写了一天,比网传的简单明了;用Verilog语言实现的IIC通信协议,用分频计数器的方法实现SCL的输出,同样用计数器的方式确定SCL的低电平中点,在此改变SDA的值。
这是一个USB弹跳Altera de2-115板球和VGA驱动程序源代码。请注意,这是在它是100%兼容SystemVerilog语言Verilog(IE可以重命名文件。V和它仍然有效)。我建议使用DE2板的编制是什么我使用。一个弹跳球测试图像来验证驱动器工作正常,如果你没有看到在启动时的橙色球作为一种诊断你的VGA连接不正确安装。
资源描述 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog)
简单的12位的AD转换实现,开发平台为vivado,开发语言为verilog。
把安卓上的“别踩白块儿”游戏移植到了FPGA平台上,本段程序是街机模式的程序,使用VGA方式,按键控制的,用户交互方面比较好
10GE MAC核心实现10Gbps运行的媒体访问控制功能,在IEEE 802.3ae定义。 ;
下一代无线通信系统功能高度动态配置,在那里的循环前缀长度变化的传输方式,框架结构,与更高级别的协议。
异步fifo设计代码,包含完整过程,需要的朋友可以参考,实际设计代码,参考了多个版本,通过了项目验证,已经实际应用。
verilog编写的程序实现三八译码器功能,输入为3位,输出为8位,实现选择的功能。 verilog编写的程序实现三八译码器功能,输入为3位,输出为8位,实现选择的功能
这是用altera的DE2-115做的,藉由各種播放軟體 这是用altera的DE2-115做的,藉由各種播放軟體 这是用altera的DE2-115做的,藉由各種播放軟體 这是用altera的DE2-115做的,藉由各種播放軟體