登录
首页 » Verilog » ADC转换的verilog实现

ADC转换的verilog实现

于 2022-02-25 发布 文件大小:13.33 MB
0 50
下载积分: 2 下载次数: 1

代码说明:

简单的12位的AD转换实现,开发平台为vivado,开发语言为verilog。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SPI模块设计
    一个串口通信传输的实验程序设计,在一般的通信协议中涉及到数据发送与接收的问题,为了快速实现数据的发送,通常使用的是串行传输的方法,把数据一个一个的发送出去,因此这里设计了一个发送程序。
    2022-04-16 02:51:38下载
    积分:1
  • rs232串口通信代码
    资源描述自己编写的rs232串口程序,仿真通过,并有附带的串口调试助手。
    2023-06-20 21:30:04下载
    积分:1
  • test-ram
    design ram v8051 for project
    2013-07-08 23:24:20下载
    积分:1
  • 8位数字显示的简易频率计
    (1)能够测试10HZ~10MHZ的方波信号; (2)电路输入的基准时钟为1HZ,要求测量值以8421BCD码形式输出; (3)系统有复位键; (4)采用分层次分模块的方法,用Verilog HDL进行设计,并对各个模块写出测试代码; (5)具体参照说明文档(包含源代码,仿真图,测试波形,详细的设计说明)(A square wave signal capable of testing 10HZ~10MHZ; (2) the reference clock input by the circuit is 1HZ, and the measured value is output in the form of 8421BCD code; (3) the system has a reset key; (4) adopt the method of layering sub sub module and design with Verilog HDL; (5) write test simulation program.)
    2020-12-02 02:59:26下载
    积分:1
  • dgnszsz
    多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
    2013-09-20 10:20:31下载
    积分:1
  • FFT
    使用VHDL语言实现对快速傅立叶变换算法的实现,并通过仿真验证其正确性。(Using VHDL language implementation for the realization of fast Fourier transform algorithm, and its correctness is validated by computer simulation.)
    2021-04-03 21:49:05下载
    积分:1
  • 数码管显示
    在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)
    2021-04-17 10:08:52下载
    积分:1
  • DFT_S_OFDM_lyl
    LTE上行链路使用的DFT-S-OFDM系统的仿真,其中包括QPSK星座映射、串并转换、N点DFT、子载波映射等。(LTE uplink using the DFT-S-OFDM system simulation, including QPSK constellation mapping, string and conversion, N-point DFT, subcarrier mapping, etc..)
    2020-11-01 20:59:55下载
    积分:1
  • mp3_player
    Altera board Mp3 project
    2011-12-27 15:04:02下载
    积分:1
  • 模拟Sim的简单代码
    module example_3_1(A, B, C, D, E);        output D, E;    input  A, B, C;    wire   w1;    and G1(w1, A, B);    not G2(E, C);    or  G3(D, w1, E); endmodule
    2022-10-09 10:35:03下载
    积分:1
  • 696518资源总数
  • 104331会员总数
  • 24今日下载