登录
首页 » Verilog » 异步FIFO代码

异步FIFO代码

于 2022-02-24 发布 文件大小:3.37 kB
0 42
下载积分: 2 下载次数: 1

代码说明:

异步fifo设计代码,包含完整过程,需要的朋友可以参考,实际设计代码,参考了多个版本,通过了项目验证,已经实际应用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • emif2axi_v1_00_a
    emif接口转axi接口,在多个项目中使用,功能完善(EMIF interface to Axi interface, used in many projects, perfect function)
    2020-12-01 15:29:26下载
    积分:1
  • 红外
    说明:  一个红外遥控,可以学习其他的红外编码,并存储记忆,并且将学习到的编码发送(An infrared remote control)
    2020-06-25 10:27:32下载
    积分:1
  • UART_Verilog
    UART_Verilog,,,,,,UART_VerilogUART_VerilogUART_VerilogUART_VerilogUART_VerilogUART_VerilogUART_VerilogUART_Verilog
    2022-07-09 16:44:04下载
    积分:1
  • verilog-lfsr-master
    说明:  Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.
    2020-06-24 21:40:01下载
    积分:1
  • dossvga
    dos下的svga图形库,包括读bmp位图,打点划线等(svga graphics library under dos)
    2015-10-18 22:30:38下载
    积分:1
  • tsobbellh
    这是我本人自己开发的可用于256*256大小的图像进行sobel边缘检测的vhd文件,可在QuartusII或MaxplisII下综合与与仿真,并在FPGA上测试过。能进行修改支持其他大小图像的sobeel边缘检测,同时还能实现其它的图像模块化处理算法,例如高斯滤波,平滑等。 (This is my own development vhd file, can be used for 256* 256 size image sobel edge detection under QuartusII or MaxplisII synthesis and with simulation, and tested on FPGA. Can be modified to support other sobeel size image edge detection, while still achieving other image the modular processing algorithms, such as Gaussian filtering and smoothing.)
    2012-08-23 22:17:19下载
    积分:1
  • 卷积编码器217conv(171,133)
    卷积编码器217,已验证,    conv(171,133)  x1=1+d+d^2+d^3+d^6  x2=~(1+d^2+d^3+d^5+d^6)
    2022-03-24 06:03:28下载
    积分:1
  • chaoshengbo_diatance_hc_sr_04
    实现Verilog编程,实现超声波测距模块实现测距功能,并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)
    2020-06-17 16:40:02下载
    积分:1
  • LCD_VHDL
    用FPGA控制1602型液晶显示,显示一行英文语句。(show)
    2009-09-20 23:14:54下载
    积分:1
  • Sdram_Control_4Port
    使用verilog HDL写的sdram(SDR)的控制器源代码,具有很好的可移植性,试验的例子已经通过QuartusII 9.0编译通过,可以运行在cycloneII上(Controller source code using verilog HDL written in the sdram (SDR), has good portability, test examples via the QuartusII 9.0 compiler, you can run in cycloneII)
    2012-05-14 15:36:09下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载