-
scramble
基于VHDL实现加扰器解扰器的设计，与仿真。(VHDL-based scrambler descrambler design and simulation.)
- 2013-01-11 20:15:54下载
- 积分：1
-
VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
VHDL Code For Full Adder By Data Flow Modelling
- 2013-11-08 00:39:04下载
- 积分：1
-
axilite_axistream_bfm
axilite_axistream_bfm，有了这个仿真模型，可以模拟AXI总线的读写时序，开发用户自定义功能的IP核，再也不用频繁的下载到FPGA开发板中测试了，也不需要使用繁琐的逻辑分析仪如chipscope、signaltap等工具调试代码，一切bug都可以在仿真过程中解决掉。
- 2023-04-06 07:15:04下载
- 积分：1
-
vhdljiaochengCDROM
《VHDL程序设计教程》光盘使用说明
本光盘是邢建平和曾繁太所著《VHDL程序设计教程》一书的配书光盘。本光盘的著作权归作者所有。
清华大学出版社享有该光盘的中文简体版专有出版权。
本光盘包括如下目录：
“e_teaching_vhdl”--CAI教学材料
包含全套的PowerPoint文件，可以直接用于教学，具体请参见该目录中的index.pps文件说明。
共包含前言、第一章到第六章的教学文件。目前包含的为中文版辅助材料。
“vhdl fortextboot”--教程代码
包含本书教程例子的所有代码。
“vhdl for lab”--教程实验部分代码
包含本书教程实验部分所有代码。
“vhdl solutions”--教程习题参考解答
包含本书教程习题参考解答的文档。
“class music”--课间休息音乐欣赏
包含课间休息的中外音乐欣赏。
("VHDL Programming Guide" CD-ROM for use
This disc is too SENSORS and Tseng Fan book "VHDL Programming Guide," a book with the book CD. Of the copyright of the CD-ROM of all.
Tsinghua University Press entitled The Simplified Chinese version of the CD exclusive copyright.
This CD includes the following directories:
"E_teaching_vhdl"- CAI teaching materials
Contains the full set of PowerPoint files can be directly used in teaching, specifically refer to the directory index.pps documentation.
Contains a total of introduction, the first chapter to the sixth chapter of the teaching file. Currently contained in the supplementary material for the Chinese version.
"Vhdl fortextboot"- Tutorial code
Tutorial examples include all of the code book.
"Vhdl for lab"- Tutorial test sections of code
Experimental part of the tutorial contains all the code book.
"Vhdl solutions"- solutions for reference Tutorial exercises
Reference bo)
- 2010-11-29 14:25:51下载
- 积分：1
-
同步FIFO testbench
有关同步fifo仿真的一个textbench，当写FIFO的时候，一个上升的时钟沿一来，并且写信号有效，读信号无效时，数据逐个写入FIFO存储器中。我们在这里设置FIFO的宽度为4，深度为15。因此在写满FIFO之后，我们让存储器自动产生满信号，而经过仿真波形可知道在满信号有效的时候，读信号有效而写信号无效，数据依次从FIFO中读出，并且读出的顺序正好是写入的先后顺序，实现了“先入先出”。而我们设置下面几个信号的原因就是为了更好的确保FIFO存储器在读空之后不再读，写满之后不再写。需要特别的注意exp_data，对它可以对输出的数据进行对比，从而来看输出的数据是否真的是我们所期待输出的数据
- 2023-05-10 13:30:03下载
- 积分：1
-
曼彻斯特编码和解码
它包含了曼彻斯特编码和解码的Verilog文件。它解释了曼彻斯特编码方案和解码方案的基本原则1553总线结构。它给人的主意，还写Verilog代码
- 2022-04-16 20:33:22下载
- 积分：1
-
24小时计时时钟
说明： 实现24小时计时，因为位数不够，这里是12进位，可自行调整进位数(Realize 24-hour timing, because the number of digits is not enough, here is 12 carry, you can adjust the carry number by yourself.)
- 2020-06-23 19:40:01下载
- 积分：1
-
DDR3 SDRAM模块
这是DDR3 SDRAM的控制器内核。
默认配置支持一个64位UDIMM或SO-DIMM
支持1GB，2GB，4GB和8GB的DIMM大小
以最低DDR3传输速率600 MT / s工作
针对Xilinx Spartan 6 FPGA系列进行了优化
在不到1300行的Verilog中实现
支持BC4（Burst chop 4）读写命令和刷新命令
XC6SLX25和XC6SLX75 FPGA在-2和-3速度等级下验证了可靠的操作
- 2023-02-11 04:00:04下载
- 积分：1
-
xapp774
基于tus5000评估板的VHDL源代码，用于超声波检测，xinlinx提供的(Based on the VHDL source code tus5000 uation board, used in ultrasonic testing, xinlinx provide)
- 2021-02-07 11:39:55下载
- 积分：1
-
FFT_verilog
说明： verilog实现的FFT变换，经硬件测试其功能与Altera的FFT IP核相近(verilog implementation FFT transform, through hardware, test its functionality with Altera' s FFT IP core similar to)
- 2009-08-26 11:29:57下载
- 积分：1
