登录
首页 » Verilog » axilite_axistream_bfm

axilite_axistream_bfm

于 2023-04-06 发布 文件大小:22.54 kB
0 56
下载积分: 2 下载次数: 1

代码说明:

axilite_axistream_bfm,有了这个仿真模型,可以模拟AXI总线的读写时序,开发用户自定义功能的IP核,再也不用频繁的下载到FPGA开发板中测试了,也不需要使用繁琐的逻辑分析仪如chipscope、signaltap等工具调试代码,一切bug都可以在仿真过程中解决掉。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • b4b52
    4b5b编码器实现,初学者资源,简单的逻辑电路实现(4b5b encoder implementation, resources for beginners)
    2020-12-03 08:59:25下载
    积分:1
  • 设计 verilog 蓝牙模块
    蓝牙是一种标准协议的设备 (如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP,开源免费蓝牙基带控制器和高层次软件栈
    2022-01-21 00:55:09下载
    积分:1
  • uart
    uart 发送模块接收模块及tb,其中可以选择不同波特率进行收发,代码带有详细注释。(UART sending module and receiving module)
    2020-06-20 20:00:02下载
    积分:1
  • UART
    verilog代码,串口发送接收代码,含有源代码和测试文件,准确可用(verilog code for serial port transmit and receive code, with source code and test files, and accurate available)
    2011-10-19 09:20:12下载
    积分:1
  • verilogdct
    dct实现verilog hdl的数字图像处理,源代码(dct achieve verilog hdl digital image processing, source code)
    2020-12-02 17:49:26下载
    积分:1
  • hdl_adder
    MATLAB to HDL Code conversion
    2020-06-17 12:40:01下载
    积分:1
  • dualportram_vhdl
    采用VHDL硬件描述语言实现的双口径RAM块存储器的初始化(VHDL hardware description language using the dual-caliber RAM block memory initialization)
    2010-06-17 10:22:47下载
    积分:1
  • my_booth_mp
    booth algotihm verilog design and test
    2016-06-14 16:02:10下载
    积分:1
  • SRAM_verilog
    SRAM的Verilog程序,初学者的最好的学习软件,初学者必备。。。。。。。。
    2023-01-05 08:30:03下载
    积分:1
  • DDR-SDRAM-Controller
    DDR SDRAM控制器verilog代码及中文说明文档(DDR SDRAM Controller Using Virtex-5 FPGA Devices)
    2016-01-20 13:58:46下载
    积分:1
  • 696518资源总数
  • 104292会员总数
  • 28今日下载