登录
首页 » Verilog » 同步FIFO testbench

同步FIFO testbench

于 2023-05-10 发布 文件大小:10.55 kB
0 53
下载积分: 2 下载次数: 1

代码说明:

有关同步fifo仿真的一个textbench,当写FIFO的时候,一个上升的时钟沿一来,并且写信号有效,读信号无效时,数据逐个写入FIFO存储器中。我们在这里设置FIFO的宽度为4,深度为15。因此在写满FIFO之后,我们让存储器自动产生满信号,而经过仿真波形可知道在满信号有效的时候,读信号有效而写信号无效,数据依次从FIFO中读出,并且读出的顺序正好是写入的先后顺序,实现了“先入先出”。而我们设置下面几个信号的原因就是为了更好的确保FIFO存储器在读空之后不再读,写满之后不再写。需要特别的注意exp_data,对它可以对输出的数据进行对比,从而来看输出的数据是否真的是我们所期待输出的数据

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 超声波测距
    根据模块的时序图自己写出的触发与接收程序,有效范围4m,精度2mm,设计一个算法使模块能输出精确的时间,本模块采用50MHz时钟信号,若晶振不同,请将程序中计数器位数改掉。
    2022-06-12 10:54:47下载
    积分:1
  • 华为经典FPGA设计全套入门技巧
    华为FPGA设计全套资料,学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)
    2019-04-02 13:54:48下载
    积分:1
  • ROM
    4 bit ROM for Quartus
    2009-09-14 08:45:22下载
    积分:1
  • Asqare
    用fpga实现的连连看游戏,功能还不完善,不过可以借鉴。(Realize with FPGA Lianliankan game, function is not perfect, but can be used for reference.)
    2012-08-27 18:39:59下载
    积分:1
  • dlatch触发器或锁存器的实现
    应用背景用于实现多个触发器和更高的高层次的计算应用。本代码提供了仿真结果,合成结果,波形,工作代码的截图。关键技术本代码提供了仿真结果,综合结果,波形,工作代码的截图,并采用了多个触发器实现了多个触发器和更高水平的计算应用程序。
    2022-08-13 12:56:18下载
    积分:1
  • hdl
    网上流传的用来实现FPGA驱动VGA,从而实现一个pingpong小游戏的源码,实测可用。(a program embedded in a FPGA in order to drive the VGA and realize a little game named pingpong. tested.)
    2009-03-31 22:36:37下载
    积分:1
  • 序列检测器的实现采用Verilog HDL模拟使用ModelSim
    2023-01-19 03:45:03下载
    积分:1
  • RISC
    32 bit RISC Processor with 3 stage pipeline
    2010-03-03 00:09:16下载
    积分:1
  • AD_DA
    黑金的adda模块资料,质量不错,做电路板的可以作为参考(Black gold ADDA module data)
    2020-12-07 21:39:21下载
    积分:1
  • 16ChannelDeserializer
    说明:  LVDS De-serialization
    2019-06-20 14:53:25下载
    积分:1
  • 696518资源总数
  • 104321会员总数
  • 14今日下载