网站首页

用FPGA verilog hdl模拟类I2C通信

于 2022-02-25 发布文件大小:778.56 kB

 0  65

下载积分: 2 下载次数: 2

我要下载

代码说明：

用FPGA verilog hdl模拟类I2C通信

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ram_test
说明：对片内RAM进行读写操作，通过数据的写入和读出，对RAM的操作进行熟悉。(Read and write ram on chip, and get familiar with RAM operation through data writing and reading.)

2020-08-17 11:38:22下载

积分：1
RC6-block-cipher-using-VHDL
VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped

2020-12-01 22:09:26下载

积分：1
浮动点加法器 32 位
浮点加法器 32 位使用 verilogused 添加 2 浮点数......

2022-05-18 00:14:40下载

积分：1
ADC CS5368驱动
这是ADC CS5368的verilog hdl驱动代码。可以驱动多个ADC CS5368，省去了底层ADC的驱动

2022-03-26 05:27:21下载

积分：1
1 _ + + + d5m Nios SoC的TFT
用DE1_SoC实现了D5M的显示，可以通过VGA和TFT屏来显示图像，将FPGA的数据传到Nios以便用C做复杂的算法处理。

2023-02-09 00:55:10下载

积分：1
lovesh
NN CONTROLLER FOR UPQC

2012-11-12 14:01:31下载

积分：1
03_hbf_test_128m22
说明：半带滤波器，工作在采样率122.88Msps上(Half-band filter, working at the sampling rate of 122.88 Msps)

2020-12-23 10:59:07下载

积分：1
UVM内存的工作实例
嗨伙计，附加的文件包含了完整的工作示例通用验证方法学基于系统VERILOG

2022-03-16 00:32:53下载

积分：1
FPGA秒表
基于 Xilinx Spartan 6 的、在七段译码管上显示、用按键控制计时开始、结束、逐秒累加功能的verilog代码，同时它是此开发板的一个demo工程，也是中山大学移动信息工程课程作业项目之一。希望对有需要参考的孩子有所帮助

2023-01-19 10:25:04下载

积分：1
sy3
说明：多路信号复用基带系统的建模与设计,按位同步复接并掌握四路同步复接器的VHDL设计及系统的时序仿真。(library ieee use ieee.std_logic_1164.all use ieee.std_logic_unsigned.all )

2010-04-08 13:01:56下载

积分：1

696518资源总数
104298会员总数
46今日下载

用FPGA verilog hdl模拟类I2C通信

0 个回复

热门标签

热门下载