登录
首页 » Verilog » 浮动点加法器 32 位

浮动点加法器 32 位

于 2022-05-18 发布 文件大小:42.88 kB
0 62
下载积分: 2 下载次数: 1

代码说明:

浮点加法器 32 位使用 verilogused 添加 2 浮点数......

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • FPGA_AD7606
    FPGA 与ad70676之间用并口通信 八个通道采集到的电压用串口打印出来(Parallel communication between FPGA and ad70676, the voltage collected by eight channels is printed out with serial port)
    2017-10-27 09:17:15下载
    积分:1
  • JV50128
    bios spi flash acer 5740g
    2013-06-28 18:48:06下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • led_test
    在Quartus II 上编程的基于FPGA的LED显示实验(Programming in the Quartus II LED display experiment based on FPGA )
    2013-08-13 08:55:45下载
    积分:1
  • Verilog数控分频器的设计
    分析参考代码中的各语句功能、设计原理、逻辑功能,根据图1的波形提示,编写相应的Testbench文件代码,并用Modelsim进行仿真(仿真可以跳过时钟分频到100hz进程)。 在此基础上进行硬件验证。实验方法为:将clk接20Mhz时钟信号,rst_n接核心板开关S1,fout接发光二极管SD0,预置值d从DKA0-DKA7输入,改变d的输入,从发光二极管SD0判断输出信号的频率。
    2022-11-07 09:25:04下载
    积分:1
  • FPGA_正反_可变步长_计数器
    实现了一个3-10步长可变,正反向计数器,已在Spartan3E    250板子上成功实现
    2022-02-02 19:14:18下载
    积分:1
  • can_controller
    基于FPGA的VHDL,can总线控制的设计与实现,在ISE下弄的。(FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.)
    2011-05-05 23:32:25下载
    积分:1
  • ADS8509
    FPGA驱动高输入电压范围的ADS8509芯片,采样范围广,适合前端大信号处理(FPGA drive a high input voltage range ADS8509 chip, sampling a wide range, suitable for large front-end signal processing)
    2015-08-10 22:03:59下载
    积分:1
  • huawei
    华为内部资料,包括verilog电路设计,硬件工程师手册,verilog约束,synplify使用指南等。内容较全面。(Huawei internal information, including verilog circuit design, hardware engineers manual, verilog constraints, synplify use guides. Content more comprehensive.)
    2015-07-11 20:08:52下载
    积分:1
  • 74ls165
    74ls165电路源代码verilog,已经验证。(74ls165 verilog)
    2020-11-22 22:59:34下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载