Verilog - IMDN 开发者社群 - imdn.cn

网站首页

登录

最新会员 最新下载

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29

成为了本站VIP会员

2024-12-21 19:40

已选条件	编程语言：Verilog 代码类别：所有发布时间：今天	全部撤销
编程语言	所有 ABAP ASP Abaqus ActiveScript Aiml Altium Ampl Arduino Asm AutoIt Borland C++ C# C++ C++ Builder C/C++ C51 CHM Cadence skill Comsol DOS Delphi Dev C++ EasyLanguage EasyLanguage易语言 Fish FlashMX Flex Flink Flutter Fortran GO GameMaker Groovy HFSS HTML Hadoop Halcon Haskell IAR IDL Java JavaScript LINUX LISP LabView Latex Lingo Lua MDK MQL Maple MathCAD Mathematica MiniZinc Mplabx MultiPlatform Multisim OMNet Objective-C Others PADS PDF PHP PHP-PERL PLC PPT PSCAD PalmOS Pascal Perl PowerBuilder Processing Prolog Proteus Protues Python QT Quartus II R language Ruby SAS SQL Scala Scratch Shell Spark Spice Strom Swift TEXT TensorFlow U3D/Unity3D UNIX Unix_Linux VBA VBScript VFP VHDL Verilog Video Visual Basic Visual Basic.NET Visual C++ Vivado WINDOWS WORD Windows_Unix ansys cubesuit digsilent kotlin matlab tcl/tk vJass	更多收起
代码类别	所有 *行业应用 .net 2D图形编程 3D图形编程 3D打印 3G/4G/5G ACM算法 ASP/.NET编程 ActiveX/DCOM/ATL Ajax Applet Audio BREW BREW编程 Bootstrap C# CA CAD CMS系统 DNA DSP DVD Delphi DirextX Downloads Email FlashMX/Flex Ftp GDI GDI/图象编程 GIS GO语言编程 GPS ICQ ICQ弱点检测代码 IP IP电话/视频会议 Internet/IE J2ME Java JavaScript/JQuery Java书籍 Java编程 Jsp/Servlet LabView Linux/Unix ListView/ListBox MTK MacOS Maple Modem MongoDB MySQL NoSQL Node.js OA系统 OpenCV OpenGL Oracle P2P P2P编程 PHP编程 Perl编程 PlugIns PostgreSQL PropertySheet Python编程 QNX RFID RichEdit Ruby编程 SCSI/ASPI SNMP SQL Server STL Shell SilverLight Sqlite Static Static控件 Symbian TAPI TCP/IP Tab Telnet Telnet客户端 Telnet服务器 TreeView USB USB编程 Unity3D VC VHDL/FPGA/Verilog VTK VxWorks WEB WEB开发 WEB邮件程序 Websocket编程 Web商城 Web服务器 Windows Windows CE Windows Phone Windows编程 android comsol iPhone/iOS mathematica matlab midi mpeg/mp3 uCOS web视频/语音聊天 xml/soap/webservice 中间件编程串口编程书籍源码云计算交通/航空行业人工智能/神经网络/深度学习人物传记/成功经验代理服务器仿真建模企业管理传真(Fax)编程信息检索与抽取光学技术其他其他书籍其他小程序其他嵌入式/单片机内容其他数据库其他智力游戏其他游戏其他行业分形几何前端开发加密解密化学计算区块链开发医药行业单片机开发博客压缩解压句法分析图形/文字识别图形图像处理图形图象图片显示土木工程垃圾文件夹外挂编程多国语言处理多媒体多媒体编程多显示器编程大数据家庭/个人应用对话框与窗口射击游戏屏幕保护嵌入式/单片机/硬件编程嵌入式Linux 工具条工程标准规范并口编程并行计算开源硬件弱点检测代码微信小程序微处理器开发手机WAP编程手机彩信(MMS)编程手机短信编程打印编程扫描程序技术管理按钮控件控制台编程搜索引擎操作系统开发教育系统应用数值算法/人工智能数学计算数据库系统数据库编程数据挖掘数据结构文件操作文件格式文本生成文章/文档易语言编程机器人机器翻译杀毒棋牌游戏模拟服务器汇编语言汽车电子软硬件开发波变换流媒体/Mpeg4/MP4 浏览器游戏游戏引擎源码/资料物理计算物联网状态条生物技术电子书籍电子政务应用界面编程百货/超市行业知识挖掘破解硬件设计磁盘编程移动互联网开发系统/网络安全系统编程系统设计方案组合框控件绘图程序编译器/解释器编辑器/阅读器编辑框网址推荐网格计算网络网络截获/分析网络编程聊天室能源行业(电力石油煤炭) 芯片资料菜单虚拟/增强现实-VR/AR 行业发展研究视频捕捉/采集认证考试资料论坛词法分析语义分析语音压缩语音合成与识别软件工程软件测试软件设计/软件工程输入法编程进化算法进程与线程远程控制编程通讯编程通讯编程文档邮电通讯系统酒店行业金融证券系统钩子与API截获防火墙与安全工具驱动编程	更多收起
发布时间	不限今天近三天一周内一月内半年内一年内

更多选项

▍1. Verilog 的展位乘数

我们要提出新的 SRAM bitcell 以较少的功率消耗，读稳定性、面积小于现有的施密特触发器基于 SRAM 和其他现有的设计，通过新的设计相结合的虚拟接地与读取错误减少逻辑。可调滞回 CMOS 施密特触发器磁滞 CMOS 施密特触发器设计策略研究了电压控制电流下沉和/或采购晶体管，迟滞窗口可以轻松地移动而不更改其宽度。对 ST 反馈逆变器进行了修改，晶体管被绊倒的逻辑 "0" 和 "1" 的逻辑。

2022-07-26发布

Verilog Verilog

▍2. 基于fpga的别踩白块儿

这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏，工程建立在altera的quartus ii上，由液晶屏显示画面，小键盘操控，提供了一种比较好的编程思路，可以根据该程序的思想写出更多的游戏作品。

2022-07-26发布

Verilog Verilog

▍3. RS232协议的fpga实现

RS232协议的fpga实现，工业应用中可以灵活的应用ps2协议设备，并且可以快速修改，本协议是采用verilog实现的。

2022-07-25发布

Verilog Verilog

▍4. Verilog HDL程序LDPC编码器

LDPC编码的Verilog HDL程序源代码，包括仿真数据等，内容比较全，用quartusII仿真的。

2022-07-25发布

Verilog Verilog

▍5. 全加器verilog

一种简单的 verilog 代码为 full_adder 的。它是在模拟器和 xilinx spartan3E fpga 板测试。

2022-07-25发布

Verilog Verilog

▍6. 多周期CPU设计完整代码，可以直接跑

多周期CPU设计的全部完整代码，下载之后可以直接跑，实验课作业，已经通过检查，没有啥毛病。

2022-07-25发布

Verilog Verilog

▍7. 执行高速度低功率组合和时序电路使用可逆逻辑

摘要可逆逻辑本身是一个突出的、具有重要意义的技术，在这一技术中起着重要的作用

2022-07-24发布

Verilog Verilog

▍8. vga 控制器

这是语言代码的 vga 控制器，为使用 fpga 德 70 altera 和使用 quartus，此过程描述的水平像素计数器的操作。同步设置计数器为零 fpga_reset_n 应用时。计数器上的每个像素时钟的上升沿的递增。水平像素计数器的范围是 [0,793]。当计数器达到 793 时，它翻转为零在下一个周期。因此，该计数器有 794 像素时钟的期间。同为 25 MHz 的像素时钟，这一段时间的 31.76 μ s 转化。

2022-07-24发布

Verilog Verilog

▍9. IIC实现7个寄存器写数据

使用一个寄存器型参数来实现16位数据传完成后寄存器地址加1

2022-07-23发布

Verilog Verilog

▍10. AXI slave verilog 代码

自己写的 AXI slaver verilog code，希望带给大家一些启示

2022-07-23发布

Verilog Verilog

▍11. DE1-SOC开发板实验代码（新手入门）

本代码包适用于DE1-SOC开发板，本代码包适用于南昌大学2019EDA实验，使用Verilog HDL编写，代码包括六个实验：四位全加器、模可变计数器、序列检测器、交通灯、计数器、DDS。

2022-07-22发布

Verilog Verilog

▍12. ahb sram控制器设计

ahb总线的sram 控制器设计，支持8/16/32位传输，支持片选信号达到低功耗设计的目的。ahb增量传输和猝发传输二种方式。SRAM采用标准的SRAM产生器生成。自带mbist。代码经过验证。包含完整代码和验证环境

2022-07-22发布

Verilog Verilog

▍13. 以太网 1000

在PVI接收16位并行数字流（视频），其次是一个时钟信号（英尺= 29兆赫），小写字母

2022-07-21发布

Verilog Verilog

▍14. prbs编码FPGA实现

PRBS的验证就是PRBS的产生的反过程，具体方法是Transceiver接收端首先将收到的数据寄存一拍（并行请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-07-20发布

Verilog Verilog

▍15. DE2_70_D5M_LTM

DE2_70_D5M_LTM主要是在DE2—70开发平台上的一个视频采集和LTM显示的历程，该平台可以作为图像处理和图像算法的硬件系统，还可以对系统进行改进和扩展，作为视频监控系统等

2022-07-20发布

Verilog Verilog

▍16. AXI协议的slave的verilog实现

AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问，并更加容易就行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容，满足超高性能和复杂的请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-07-20发布

Verilog Verilog

▍17. FPGA实现以太网通信，TCP，UDP

通过调用三速以太网IP核，上层实现ARP,TCP,UDP协议，以太网芯片是88E1111，绝对可用，支持千兆以太网，GMII接口。

2022-07-20发布

Verilog Verilog

▍18. I2C 的ip核与testbench

I2C 的ip核与testbench，用verilog写的，包括master，slave reg

2022-07-20发布

Verilog Verilog

▍19. 异步fifo

常用的异步FIFO empty full 标志位读出剩余usedrd 写入数量usedwr

2022-07-20发布

Verilog Verilog

▍20. verilog实现同步FIFO模块

“同步”表示相同频率的时钟源，“ FIFO”表示先进先出的意思。 FIFO 的用意一般都是缓冲数据，另模块独立，让模块回避调用的束缚。同步 FIFO 是 RAM 的亚种，它基于 RAM，再加上先进先出的机制，学习同步 FIFO 就是学习如何建立先进先出的机制。

2022-07-19发布

Verilog Verilog

站点详情

本站资源：696518 个

本站会员：104298 个

总计下载：494403 次

今日上传：0 个

下载排行榜

热门推荐