登录
首页 » Verilog » DE1-SOC开发板实验代码(新手入门)

DE1-SOC开发板实验代码(新手入门)

于 2022-07-22 发布 文件大小:5.36 kB
0 63
下载积分: 2 下载次数: 1

代码说明:

本代码包适用于DE1-SOC开发板,本代码包适用于南昌大学2019EDA实验,使用Verilog HDL编写,代码包括六个实验:四位全加器、模可变计数器、序列检测器、交通灯、计数器、DDS。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用H57V2562GTR实现的SDRAM代码
    使用verilog语言编写的SDRAM读写程序,设置为突发读、突发写、全页读写模式。
    2022-09-07 23:15:07下载
    积分:1
  • SD_rtl
    用verilog实现sd卡读写,亲测可用(Implementation of SD card read and write with Verilog)
    2020-12-27 21:49:02下载
    积分:1
  • xge_mac_latest.tar
    用Verilog编写的以太网控制器,可以使用,里面是全部verilog源码(Ethernet controller based on Verilog, can be used directly, all verilog files)
    2015-12-21 17:12:51下载
    积分:1
  • SPI_Master
    此代码是SPI接口的Master的Verilog源代码,经上板测试是没有问题的,请大家放心使用 (This code SPI Interface Master of Verilog source code, there is no problem on board test, please rest assured to use)
    2021-02-25 09:19:38下载
    积分:1
  • axi slave
    axi slave 模型,verilog描述,自己可以根据自己的设计适当修改。基本功能可能存在bug,不过是模型,大家可以自己稍作修改。
    2022-01-24 17:36:33下载
    积分:1
  • bcd_to_dec
    VHDL code for converting BCD to Decimal
    2018-02-13 09:45:16下载
    积分:1
  • fir
    用窗函数法设计一个线性相位FIR数字低通滤波器,用理想低通滤波器作为逼近滤波器,通带截止频率为0.2 ,阻带截止频率为0.4 ,阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
    2012-09-24 13:54:07下载
    积分:1
  • matlab123
    多个MATLAB设计滤波器的方法程序以及图形实现(number MATLAB filter design methods and procedures and Graphics)
    2006-12-27 23:07:56下载
    积分:1
  • 国密SM4 verilog实现
    国密SM4 verilog 实现 本算法是一个分组算法。该算法的分组长度为128比特,密钥长度为128比特。加密算法与密钥扩展算法都采用32轮非线性迭代结构。
    2022-05-21 15:26:05下载
    积分:1
  • ad4003
    说明:  AD4003的Verilog程序,验证有用(Verilog code for AD4003)
    2020-08-24 08:18:16下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载