-
Block-cipher-lock
密码锁verilog源代码,包括四个七段数码管显示模块,设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)
- 2014-01-11 23:57:19下载
- 积分:1
-
APB 2.0 Master
- 2022-03-12 21:40:55下载
- 积分:1
-
1024位RSA加密算法
RSA算法的描述 选取长度应该相等的两个大素数p和q,计算其乘积: n = pq 然后随机选取加密密钥e,使e和(p–1)(q–1)互素。 最后用欧几里德扩展算法计算解密密钥d,以满足 ed = 1(mod(p–1)(q–1)) 即 d = e–1 mod((p–1)(q–1)) e和n是公钥,d是私钥
- 2022-03-21 11:09:07下载
- 积分:1
-
example
一个电子秒表,最大显示59.99,具有暂停和reset功能(An electronic stopwatch, the maximum display 59.99, with a pause and reset functions)
- 2013-12-17 12:28:14下载
- 积分:1
-
MAX2769配置源码_配置参数经过实际工程考验
对常用的射频端下变频的MAX2769芯片进行GPSL1频点配置,实测有效,该配置参数是经过实际工程验证的,现在也应用于实际项目中
- 2023-09-04 07:35:03下载
- 积分:1
-
uart code dsdlab with my clock code
uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。
- 2022-09-14 16:00:03下载
- 积分:1
-
简单选择器的verilog实现 有testbench
资源描述
简单选择器的verilog实现 有testbench,帮助学习verilog编码方式。
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式
- 2022-04-23 15:29:12下载
- 积分:1
-
3 位到 4 位解码器
此程序将解码 3 位二进制值为自我过渡活动较少的 4 位值。
这是执行 IEEE 文件来解压缩 VLSI 互连线上的数据。
- 2022-06-29 06:38:32下载
- 积分:1
-
设计高性能的 64 位 MAC 单元
一种高性能 64 位乘法器累加器 (MAC) 的设计是本文实现的。MAC 单元
执行中的重要操作
很多的数字信号处理 (DSP) 的应用程序。乘数被设计使用改性的华莱士乘数
和加法器通过进位保留加法器。
- 2022-12-14 18:00:02下载
- 积分:1
-
verilog
一些简单的Verilog代码,小例程,比如求平均值、七段数码管等等(Some simple Verilog code, small routines, such as averaging, seven digital tubes and so on)
- 2016-12-12 10:02:20下载
- 积分:1