▍1. PCI Verilog RTL代码、文档
应用背景PCI的Verilog RTL代码,应用程序,台,lib,SIM卡,SYN(PCI数据文件,数据表,设计文档,并规范)关键技术总线,异步复位触发器,(地址)解码器,FIFO,框架,寄存器,桥,多路复用器,主/从,奇偶校验,RAM,同步器,时间刻度,
应用背景PCI的Verilog RTL代码,应用程序,台,lib,SIM卡,SYN(PCI数据文件,数据表,设计文档,并规范)关键技术总线,异步复位触发器,(地址)解码器,FIFO,框架,寄存器,桥,多路复用器,主/从,奇偶校验,RAM,同步器,时间刻度,
应用背景使用Verilog编写的sdram猝发读写程序,经测试可使用,猝发读写长度为8,16位的sdram接口。可应用与图像接收和处理平台。关键技术采用猝发的方式读写sdram,使得sdram的频率大大提高,完全可以应用于图像等处理平台中。测试过完全没有问题。
该文档里面包含了通过用Verilog编写的串口通信程序,最重要的是代码中涉及并计算出了波特率的可调整性,比如一些常见的波特率:9600、115200等,该代码已在实验中验证了它的可行性。
本文针对如今我国视频监控的需要,设计并完成了一种基于FPGA芯片的视频监控系统。该系统使用Verilog HDL语言描述整个硬件架构,使得系统性能更为稳定,操作更为简单。该系统通过OV7670摄像头获取图像数据从CMOS图像传感器引入FPGA,并编写了总线接口以便将数据交给Nios Ⅱ处理器处理。经过FPGA采集、
带DDR3内存条,HDMI,PCIE,SD,usb,i2c,spi,uart接口
资源描述基于fpga的串口通信,采用verilog语言,实验开发板与pc机之间的串口通信
我做了一种基于进程的优先级的调度算法。因为调度是最重要的事情现在要执行更快的运行速度。因此我的设计中 verilog 的基础,进程的优先级调度算法。
这是使用Radix-2cordic算法的Radix-2fft处理器的工作Verilog代码
(A good set of learning information for Verilog timing chapter, with source code and engineering documents, you can follow the tutorial self-study)
基于FPGA,硬件描述语言Verilog驱动的CCD,严格按照CCD传感器件的驱动时序图驱动的,用的开发软件是quartus II,经过modelsim仿真,测试该代码完全可以使用。
这个核接收红色,绿色和蓝色的像素值作为输入,就像从一个tiff图片文件一样,产生构建一个JPEG图片所需的JPGE比特流。这个核是用通用的、一般的Verilog代码编写,可以运行到任何FPGA上。这个核不依靠于任何的专用IP核,所有用来实现JPEG编码器的功能都是用Verilog编写的,整个代码都是独立的。这个核在不同的量化和霍夫曼表下,在很多图片上仿真过。效果很好!
verilog编写的GPS /BD基带逻辑代码,包含跟踪相关部分代码,有比较好的借鉴意义。
&MIPS150处理器的32位ALU测试台请随意编辑此测试台以添加其他功能。请注意,此测试台仅测试ALU的正确操作,不会检查是否将正确的值多路传输到ALU的输入中。
本代码是同步FIFO的VERILOG HDL代码,代码除了实现基本的同步FIFO相同时钟域数据传输以外,代码简单易读,可以作为笔试或者面试手写代码的备考代码,作者参加大恒FPGA开发工程师岗位面试手写的同步FIFO程序就是出自本代码
基于Verilog的FFT基四算法,该代码实现64点,16位整型的FFT计算,基于Quartus II 13.0版本,工程文件已归类,方便移植。
应用背景创建一个新的Quartus II工程将用于在Altera DE2的电路实现—系列板。这个项目应该包含一个包含适当的输入和输出的顶级模块在Altera板端口。实例化你的处理器在顶层模块。使用开关sw15−0驱动该处理器使用开关SW17驱动运行输入DIN输入端口。同时,利用按键KEY0在时钟resetn和KEY1。将处理器总线导线ledr15−0和连接完成信号以LEDR关键技术该项目可用于8位处理器验证。你可以设计你自己的8位处理器,它通过验证代码。该代码用于verilog平台