网站首页

16位处理器

于 2022-03-10 发布文件大小:2.85 MB

 0  59

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景创建一个新的Quartus II工程将用于在Altera DE2的电路实现—系列板。这个项目应该包含一个包含适当的输入和输出的顶级模块在Altera板端口。实例化你的处理器在顶层模块。使用开关sw15−0驱动该处理器使用开关SW17驱动运行输入DIN输入端口。同时，利用按键KEY0在时钟resetn和KEY1。将处理器总线导线ledr15−0和连接完成信号以LEDR关键技术该项目可用于8位处理器验证。你可以设计你自己的8位处理器，它通过验证代码。该代码用于verilog平台

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

LCD-Driver-(LabVIEW-2009)
Lab view using FPGA traing on lcd pannel

2012-03-23 23:50:54下载

积分：1
verilog编写的1024点的fft快速傅立叶变换代码
说明： FFT 1024 point, in 10 state

2020-12-18 20:29:11下载

积分：1
可以验证组件（VIP）基于System Verilog
可以基于System Verilog验证IP。

2022-01-25 17:58:59下载

积分：1
adda
基于FPGA 黑金ALINX 515的 ADDA采样模块源码（需调试）(ADDA Sampling Module Source Code Based on FPGA Heijin ALINX 515)

2020-06-20 13:00:01下载

积分：1
3Code_for_Medx
3x3中值滤波器的FPGA实现现(VERILOG)可直接使用。 (3x3 median filter FPGA implementation of the present (VERILOG) can be used directly.)

2012-07-30 00:49:45下载

积分：1
pcm
利用VHDL语言和模块化设计实现PCM编译码的功能，整体工程和代码全有。(PCM encode and decode by VHDL in Quartus2. )

2020-11-02 10:39:53下载

积分：1
seven_lcd
七段数码管显示的时钟程序VHDL代码 ISE编译环境(SEVEN seg VHDL ISE CLOCK)

2009-12-08 11:09:15下载

积分：1
eetop.cn_cordic_sqrt
cordic 算法知道正弦和余弦值，求反正切，即角度。(The CORDIC algorithm knows sine and cosine values and asks for inverse tangent, that is, angle.)

2018-06-29 08:47:12下载

积分：1
count23
一个简单的23计数器，用VHDL实现，可供初学者学习。(A simple 23 counters, with the VHDL implementation, available for beginners.)

2010-05-10 13:30:44下载

积分：1
32_lvds_test
Xilinx 公司Spartan-6系列FPGA实现LVDS，带Modelsim仿真文件，已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)

2020-11-30 20:59:27下载

积分：1

696518资源总数
104388会员总数
18今日下载

16位处理器

0 个回复

热门标签

热门下载