登录
首页 » Verilog » 可以验证组件(VIP)基于System Verilog

可以验证组件(VIP)基于System Verilog

于 2022-01-25 发布 文件大小:876.71 kB
0 62
下载积分: 2 下载次数: 1

代码说明:

可以基于System Verilog验证IP。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • generate-coordinates
    使用VHDL编写语言,巧妙的利用计数器和循环输出一个坐标系,由于VHDL出现负数比较麻烦,全部由正数代替,输出一个原点在中心,半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。(Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, all replaced by a positive number, the output an origin at the center, radius 128 256 256 coordinates. Convenient coordinate transformation and coordinate to do with this algorithm.)
    2013-08-28 11:03:46下载
    积分:1
  • Practical-Statecharts-in-C-and-CPP
    QP编程创始人所著的介绍QP编程思想的书,中文版。QP是用于嵌入式中状态机编程的开源软件。(QP programming book written by the founder of the introduction of QP programming ideas, and Chinese version. QP is open source software for embedded state machine programming.)
    2015-03-07 18:00:15下载
    积分:1
  • new
    1、PC和寄存器组使用时钟触发。 2、指令存储器和数据存储器存储单元宽度一律使用8位,即一个字节的存储单位。 3、控制器部分可以考虑用控制信号真值表方法(有共性部分)与用case语句方法逐个产生各指令其它控制信号相配合,注意:信号必须与状态配合。。当然,还可以用其它方法,自己考虑。 4、试用的汇编程序,而且必须包含所要求的所有指令。Slt、sltu指令必须检查两种情况:“小于”和“大于等于”;beq、bne指令必须检查两种情况:“等”和“不等”。这段汇编程序必须尽量优化,同时,给出每条指令在内存中的地址。(1, PC and register groups are clocked. 2, the command memory and data memory storage unit width will use 8 bits, that is, a byte storage unit. 3, the controller part can be considered with the control signal truth table method (common part) and with the case statement method to produce each command other control signal match, Note: the signal must be with the state. The Of course, you can also use other methods to consider their own. 4, try the assembler, and must contain all the required instructions. Slt, sltu instruction must check two cases: "less than" and "greater than or equal to"; beq, bne instruction must check two cases: "wait" and "unequal". This assembler must be optimized as much as possible, giving the address of each instruction in memory.)
    2017-10-19 09:44:13下载
    积分:1
  • Lab12:4位移位寄存器的的设计与实现
    如题所属,简单实现了所需要的4位移位寄存器的功能,简单明了。实现的方式是直接用时钟控制周期,不断循环,根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高,需要很大的降频控制才能达到1秒左右的移位周期,修改时请注意。本实验作为实验系列第12个出现,更多详情敬请期待。
    2022-08-21 09:13:05下载
    积分:1
  • elc_clock
    verilog实践 elc_clock 电子时钟设计(Verilog design practice elc_clock electronic clock)
    2008-12-10 16:06:48下载
    积分:1
  • DE2_WEB_QII_60
    ALTERA官方板子DE2官方代码,芯片是EP2C35F672C6N(ALTERA official board DE2 official code, the chip is EP2C35F672C6N)
    2017-09-07 19:35:35下载
    积分:1
  • 基于Altera DE2的数字跑表设计
    将100Hz,产生6计数器的100ms,1s,10s,1min,10min的时钟,有
    2022-04-09 11:32:45下载
    积分:1
  • sdram
    数字ic设计,二级缓存,格雷码,深度256,(Digital IC design, two level cache, gray code, depth 256.)
    2018-10-31 10:40:37下载
    积分:1
  • 1_Carm
    说明:  经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)
    2019-03-19 13:38:29下载
    积分:1
  • Space Vector P.W.M in Verilo
    这里我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是xilinx。
    2023-02-23 22:05:04下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载