登录
首页 » Verilog » 4 x 4 不能静下来将乘数的源代码保存

4 x 4 不能静下来将乘数的源代码保存

于 2022-03-13 发布 文件大小:1.03 kB
0 52
下载积分: 2 下载次数: 1

代码说明:

我写的源代码

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 10_ImageEdge
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像边缘提取(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image edge extraction)
    2020-10-23 20:27:22下载
    积分:1
  • iic master
    iic master 通过FPGA验证··成功对eeprom读写操作 clk_div:FPGA 板子分频时钟,满足SCL时钟线速度达400KB main_state.v:顶层状态机,控制master接口整个工作过程 scl_generator.v:master接口,有SCL状态机产生器和master接口状态机两部分组成 mainsmtb.v:在modelsim环境下的仿真激励 top.v设计顶层模块
    2022-12-31 21:25:37下载
    积分:1
  • AD7991_7995_7999
    AD7991_7995_7999转换器说明(4-Channel, 12-/10-/8-Bit ADC with I2C-Compatible Interface in 8-Lead SOT-23)
    2013-05-15 20:14:11下载
    积分:1
  • TOPWAY-UC1698-AppNote-V0.2
    UC1698U驱动160*160LCD中文应用及例程(UC1698U driver 160* 160LCD Chinese applications and routines)
    2013-05-23 09:25:56下载
    积分:1
  • ofdm_integration
    整合的OFDM调制解调方法,matlab文件,modelsim仿真(Integration OFDM modulation and demodulation method, matlab file, modelsim simulation)
    2012-09-03 17:13:35下载
    积分:1
  • Actel的core8051
    Actel的core8051,周立功在做,免费版没有片上调试功能、无跟踪寄存器、无硬件触发器,代码不可见
    2022-03-21 13:55:23下载
    积分:1
  • 基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II
    基于Nios II checksum利用 altera的验证C2H accelerator的系统,已用DE-2 board 验证过, 里面还有DMA 方式的 component,Software Code, Custom Instruction, 和普通的component 各做了比较。 对想了解NiosII 系统的应该有很大的帮助。
    2022-11-11 10:05:08下载
    积分:1
  • fsk
    基于FPGA的fsk调制程序,包括载波的生成,nco的设置(FPGA-based fsk modulation procedures, including carrier generation, nco settings)
    2016-05-12 21:00:56下载
    积分:1
  • AHB2APB bridge verilog code
    初学AMBA AHB/APB 转换协议,包括APB BRIDGE 源文件,仿真testbench verilog 源文件
    2022-03-06 15:26:10下载
    积分:1
  • vga
    利用FPGA控制VGA显示器显示字符汉字的程序,里面有注释。(VGA display with FPGA control procedures Kanji characters, there are comments.)
    2013-11-25 11:59:13下载
    积分:1
  • 696518资源总数
  • 104326会员总数
  • 25今日下载