登录
首页 » Verilog » Verilog Jpeg 编码器

Verilog Jpeg 编码器

于 2022-03-12 发布 文件大小:173.09 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

这个核接收红色,绿色和蓝色的像素值作为输入,就像从一个tiff图片文件一样,产生构建一个JPEG图片所需的JPGE比特流。这个核是用通用的、一般的Verilog代码编写,可以运行到任何FPGA上。这个核不依靠于任何的专用IP核,所有用来实现JPEG编码器的功能都是用Verilog编写的,整个代码都是独立的。这个核在不同的量化和霍夫曼表下,在很多图片上仿真过。效果很好!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • imply logic
    说明:  由忆阻器机制设计蕴含逻辑,内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
    2019-04-24 15:42:24下载
    积分:1
  • Tutorijal 6
    Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • abcd
    数字频率测量器,脉宽测量器。可测量多种频率波形的脉宽。(Digital frequency measurement device, pulse width measurement device. Measurement of the waveform of frequency pulse width)
    2011-12-09 13:40:49下载
    积分:1
  • taxione
    说明:  基于VHDL出租车的设计,实现开动、停止的收费功能。(VHDL-based cab design, implementation and running, stop the charging function.)
    2010-04-25 14:33:58下载
    积分:1
  • telephone-cost-metering
    该程序用来实现电话计时以算取费用,比较简单(telephone cost metering verilog code)
    2013-11-03 19:45:00下载
    积分:1
  • FIFO_UVM_VIP
    说明:  用uvm验证方法学验证异步fifo,文件包括异步FIFOrtl代码和uvm组件(Verification of asynchronous FIFO with UVM)
    2021-04-28 09:48:44下载
    积分:1
  • ADS1115
    本程序调试了TI的高精度模数转换芯片ADS1115,此模数转换器采用双积分型,16位,为IIC通信方式,调试较复杂,在对直流采集方面有着广泛的应用(This program debugging TI s high-precision analog-digital conversion chip ADS1115)
    2013-08-23 22:49:26下载
    积分:1
  • D_flip
    source vhdl code of D flipflop logic
    2011-03-18 17:49:28下载
    积分:1
  • HDB3
    FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
    2020-11-30 10:29:28下载
    积分:1
  • 使用语言设计的人脸检测系统
    人脸检测被设计使用语言,目的是为德 2 FPGA 板上执行。此项目旨在检测人脸,当摄像机输入检测一个人类。
    2022-08-15 17:54:02下载
    积分:1
  • 696518资源总数
  • 106235会员总数
  • 12今日下载