登录

最新会员 最新下载

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29

成为了本站VIP会员

2024-12-21 19:40
已选条件
  1. 编程语言:Verilog
  2. 代码类别:所有
  3. 发布时间:今天
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. RS232通用代码

常用的rs232代码,可直接调用,也可以适当修改参数,默认115200波特率

1
下载
33
浏览
2022-06-16发布

2. 基于ISE的verilog代码以控制led

此程序用于LED跑马灯,是面向于Core3s250e的XILINX的程序,采用ISE 14.6编写,可以直接下载到3s250e中,经过下载可用。对于verilog初学者非常有益,希望可以共同学习。

1
下载
51
浏览
2022-06-16发布

3. HDMI接口芯片(ADV7513)驱动,1080p60,720p60彩条测试!

本工程实现了hdmi芯片的配置和驱动测试,可以选择性配置为1080P60,720p60,ddrmode等模式,1080p60和720p60格式的视频图像现在是主流格式,而ddrmode可以大大节省fpga上宝贵的管脚资源,本工程可选择性配置为444或422色彩空间模式,大家可以根据自己的需要,结合本代码中的配置数据和官方文档,进行自己的配置!我个人的代码会在本网站持续更新,希望大家多多关注,下期更新的将是基于verilog的Fat32文件系统的驱动!敬请期待!

1
下载
62
浏览
2022-06-16发布

4. basic_op

G.729 basic_ops 是第一节和随后的代码将会上载时开发。

1
下载
84
浏览
2022-06-15发布

5. 免费 USART 的 verilog

嗨我是 implimanted,所有供公众使用的波特率 RatePlease 共享中测试此 codework

1
下载
53
浏览
2022-06-15发布

6. 4*4键盘扫描程序,以上机验证可用

该程序实现了4*4键盘的扫描功能,并且在xilinx basys2实验板上验证可以运行,在压缩包内是完整的程序供大家参考

1
下载
62
浏览
2022-06-14发布

7. 鲍伍利乘数

鲍伍利乘数用于 2 四位二进制数比普通的那种使用更少的触发器。

1
下载
61
浏览
2022-06-14发布

8. HMC PLL fpga控制程序

HMC 830/833/704控制程序,完成控制时序,对PLL芯片寄存器进行初始化,采用VERILOG语言编写,已在硬件平台上测试通过。

1
下载
63
浏览
2022-06-14发布

9. 数字信号处理的FPGA实现代码

这是Uwe Meyer-Baese先生的代码,我有全部的代码,如果有人需要的话,可以联系我。haozix521@gmail.com

1
下载
67
浏览
2022-06-13发布

10. verilog七段数码管

基于xilinx公司的basys3做的项目,利用一个拨码开关控制,开关状态分别正序倒序显示1234

1
下载
75
浏览
2022-06-13发布

11. FloatPoint Arithmetic

Float Point Add, Multiply, and Divide arithmetic. You can change and modify the add block and reuse it in FPGA or ASIC chip. The running clock is dependent of the technology you used in the ASIC. 

1
下载
55
浏览
2022-06-13发布

12. axi full 驱动代码

fpga下使用的ip核代码 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少.

2
下载
55
浏览
2022-06-13发布

13. 超声波测距

根据模块的时序图自己写出的触发与接收程序,有效范围4m,精度2mm,设计一个算法使模块能输出精确的时间,本模块采用50MHz时钟信号,若晶振不同,请将程序中计数器位数改掉。

1
下载
68
浏览
2022-06-12发布

14. 使用 verilog 的低通滤波器设计

低通滤波器用于的加强频率选择方案中的任何信号,所以这段代码将帮助他们选择他们各自设计的频率到一个特殊频率为界

1
下载
63
浏览
2022-06-12发布

15. 16QAM调制与解调的FPGA实现

该源代码是实现14路并行的16QAM的调制,以及解调,其中还包含测试文件,已经在altera FPGA上面实现了其正确性,可以直接拿来使用。

2
下载
57
浏览
2022-06-11发布

16. 输入向量并行BIST结构监测

应用背景输入向量并行内置自测试(BIST)监测在电路正常运行时执行测试方案不需要设置一个需要设置的电路线来进行测试。这些计划是基于硬件开销和并发测试潜伏期(CTL),即为测试所需的时间完成,而电路工作正常。在这个简短的,我们提出一种新的输入矢量并行BIST方案监测,以在监视一组(称为窗口)的向量的想法电路的输入,在正常操作期间,和一个静态的ramlike使用结构存储的相对位置的载体,达到在检查窗口的电路的输入,所提出的方案显示表现明显优于先前提出的计划相对于硬件开销和CTL的权衡。关键技术内置自测试(BIST)技术构成的一类方案这将提供高性能测试的性能故障覆盖,而同时,他们放松的依赖昂贵的外部测试设备。因此,它们构成一个有吸引力的解决方案的问题,测试超大规模集成电路设备[ 1 ]。BIST技术通常分为离线和在线。离线结构在正常模式下操作(在这期间内电路是空闲的)或测试模式。在测试过程中,所产生的输入通过一个测试生成模块被施加到电路的输入在测试(削减)和响应被捕获到一个响应验证者(RV)。因此,进行测试,正常运行削减是停顿,因此,该系统的性能在该电路被包括,被降解。

1
下载
55
浏览
2022-06-11发布

17.verilog读取陀螺仪数据并显示

  采用50Mhz时钟,对能发送串口数据的mcu6050进行数据的读取与处理。采用8段数码管作为显示模块通过fpga处理后的数据直接显示到数码管

1
下载
55
浏览
2022-06-03发布

18. verilog VGA小球游戏

资源描述一个基于verilog的VGA显示小球游戏,可在FPGA板上运行

1
下载
61
浏览
2022-06-01发布

19. 交通灯 通过测试 有测试文件

交通灯 通过测试 有测试文件,其中timer_test.v为测试文件,可用于modelsim仿真测试用,timer.v为分频模块,可调节分频常数以适应不同的时钟频率,使输出时钟频率达到1Hz。light.v为交通灯控制灯的亮灭信号,digitron.v为交通灯数码管控制倒计时模块。整个交通灯为四相模式,有左转,倒计时为四个路口的。希望对共同学习verilog的同学有帮助!

1
下载
30
浏览
2022-06-01发布

20. 电压采集系统

FPGA接AD模块通过数码管显示电压数据,将模拟信号转换成数字信号进而通过数码管实时显示电压,相当于一个简易的电压表。

2
下载
56
浏览
2022-06-01发布