登录
首页 » Verilog » HMC PLL fpga控制程序

HMC PLL fpga控制程序

于 2022-06-14 发布 文件大小:1.93 kB
0 66
下载积分: 2 下载次数: 1

代码说明:

HMC 830/833/704控制程序,完成控制时序,对PLL芯片寄存器进行初始化,采用VERILOG语言编写,已在硬件平台上测试通过。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • Tutorijal 6
    说明:  Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • FIFO
    FIFO的VERILOG代码编写 可综合的Verilog FIFO存储器(The VERILOG code FIFO write comprehensive Verilog FIFO memory)
    2010-10-11 20:35:47下载
    积分:1
  • LCD1602_B
    说明:  Verilog实现液晶1602显示,学习使用(Verilog LCD1602)
    2009-08-09 10:57:02下载
    积分:1
  • ALU verilog
    无符号的并行乘法器的结构基于观察在增殖过程中的部分产品可以并行计算。 乘法运算的符号操作数,2 的补数系统中生成双长度的积。总体战略是累积的部分产品作为选定由乘数位添加版本被乘数。
    2022-02-27 04:25:03下载
    积分:1
  • 使用Verilog HDL的全加器的设计
    一个全加器和,增加了二进制数和帐户进行的值以及。一一位全加器加三一位数字,通常写成 ;A,B,和 ; ;CIN; ;一 ;和 ;B  ;是操作数,和 ;CIN  ;是一位从以前的少重要阶段。[ 2 ]  ;全加器通常是在一个级联的加法器的一个组成部分,其中添加8、16、32,等位的二进制数。该电路产生一二位输出,输出端和通常由信号 ;cout  ;和 ;S,
    2022-12-29 08:15:03下载
    积分:1
  • altera_fft
    verilog实际例子,非常适合初学者学习(verilog practical examples, very suitable for beginners to learn)
    2020-12-06 16:49:22下载
    积分:1
  • MPSK-modulation-and-demodulati
    MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
    2014-02-28 15:23:56下载
    积分:1
  • FPGA基于verilog语言的pll数字锁相环
    应用背景pll数字锁相环在FPGA中具有很重要的作用,在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言,采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。
    2022-02-02 05:35:33下载
    积分:1
  • 8051源代码
    经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形,经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形,经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形,经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形
    2022-03-06 14:38:32下载
    积分:1
  • yinpine2
    基于NIOS2的VGA接口IP核,具有很好的借鉴性和参考性(NIOS VGA IP)
    2012-10-12 21:14:35下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载