-
iq_balance
调整iq幅度不平衡的模块，可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
- 2021-04-23 17:48:47下载
- 积分：1
-
LCD12864
LCD12864的显示程序，使用的是verilog语言编写的显示程序，为PDF文档(LCD12864 display program, using Verilog language display program, as a PDF document)
- 2013-05-11 09:53:44下载
- 积分：1
-
S02《Artix7修炼秘籍》MIG_DDR内存应用
说明： artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
- 2020-03-22 12:58:39下载
- 积分：1
-
基于ISE的verilog代码以控制led
此程序用于LED跑马灯，是面向于Core3s250e的XILINX的程序，采用ISE 14.6编写，可以直接下载到3s250e中，经过下载可用。对于verilog初学者非常有益，希望可以共同学习。
- 2022-06-16 07:02:02下载
- 积分：1
-
Beamforming
基于FPGA的波束形成，包括ad转换，数据存储等部分。。(FPGA-based beamforming, including ad conversion, data storage and other parts. .)
- 2016-04-25 11:12:30下载
- 积分：1
-
UART_RS232_Altera
在Altera开发板上实现RS232串口通信，平台为CycloneII，可通过QuartusII软件修改引脚移植到其它平台(Realize RS232 serial communication on Altera development board, platform for CycloneII, through software QuartusII modify pin portable to other platforms)
- 2016-03-25 20:29:04下载
- 积分：1
-
adder_array
adder_array的设计。加法器阵列设计，顶层模块，四步流水，21位(adder_array the design. The adder array design, top-level module, four-step pipeline, 21)
- 2013-04-17 00:19:05下载
- 积分：1
-
ADC_Data_Recv_Module
接收机测试输入信号，
生成正余弦波，采样率、频率、幅度、相位可调节
并将生成的数据进行输出
压缩包包括Verilog代码、testbench代码、word文档
matlab仿真代码(The receiver tests the input signal,
Generation of positive cosine wave, sampling rate, frequency, amplitude, phase can be adjusted
And output the generated data
The compressed package includes the Verilog code, the testbench code
Matlab simulation code)
- 2017-12-08 17:56:02下载
- 积分：1
-
04_led_test
FPGA控制外边led，并实现跑马灯等多种效果，用户可以自行控制(FPGA control outside led)
- 2020-06-16 09:40:02下载
- 积分：1
-
交通灯 verilog
有限状态机的交通灯控制，整个项目为工作从 xilinx，ISE 设计套件中添加和配置用于在斯巴达 3，从 digilent 的 nexys 2，具有每个归档文件和项目文件，适合两路交通灯号，交通和行人的要求的传感器。
- 2022-03-21 16:28:42下载
- 积分：1
