登录
首页 » Verilog » verilog VGA小球游戏

verilog VGA小球游戏

于 2022-06-01 发布 文件大小:894.26 kB
0 67
下载积分: 2 下载次数: 1

代码说明:

资源描述一个基于verilog的VGA显示小球游戏,可在FPGA板上运行

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • adpcm verilog编码实现 详细的设计说明
     ADPCM编码的Verilog编码实现,代码有详细的注释,编译通过 内部包含每次设计以及改进文件更新记录,相应的信号说明描述,丰富的注释更好的帮助你掌握ADPCM音频信号编码
    2022-02-21 10:20:57下载
    积分:1
  • 0001_EPM3064最小系统模块_带JTAG_LED_2mm插针
    EMP3064的开发板板,原理图,verilog例子,板子说明,规格书,全套资料(EMP3064 development board, schematics, Verilog examples, board instructions, specifications, a full set of information)
    2020-12-01 09:29:26下载
    积分:1
  • 单片机课程设计——交通灯_1
    说明:  一个交通灯设计,简单的实现,没有添加其他的显示管(Traffic Light System)
    2020-06-21 10:40:02下载
    积分:1
  • endat
    endat 2.2 接口内核,发送命令至编码器或从编码器接收位置值(endat 2.2 interface cores, sending commands to the encoder or received the encoder position values)
    2021-05-12 18:30:02下载
    积分:1
  • 跨时钟域数据传输--经典结绳法
    资源描述 说明: 结绳模块(Pluse2Toggle): 负责延长待采样信号 同步模块(Synchronization):负责双触发器锁存 解绳模块(Toggle2Pluse): 负责将长信号转换成脉冲信号 支持信号从快时钟域到慢时钟域,也支持信号从满时钟域到快时钟域,
    2022-02-27 06:40:32下载
    积分:1
  • Stumper.cpp
    Convert Roman numerals to integers
    2012-12-05 03:59:59下载
    积分:1
  • 信道编码的差分源代码
    主要用于信道编码,可以防止相位的翻转,计算码元之间的相位变化以后,做差分传输,接收端根据前一码元的相位进行解差分。
    2022-01-30 16:51:06下载
    积分:1
  • vhdl
    vhdl code for internet interface
    2014-12-04 04:58:04下载
    积分:1
  • demo6-beep
    说明:  demo6 蜂鸣器实验 蜂鸣器演奏音乐(demo6 buzzer buzzer experiment playing music)
    2020-12-27 22:59:02下载
    积分:1
  • FPGA2-DSP2-EDMA
    例程是基于quartus的,FPGA通过EMIF给DSP发送数据,里面包含了一个简单的状态机和一个基于IP核的fifo,适合初学者(Routine is the FPGA to send data to the DSP via EMIF, which contains a simple state machine and an IP-based core fifo, suitable for beginners)
    2020-12-04 16:09:24下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载