登录
首页 » Verilog » FloatPoint Arithmetic

FloatPoint Arithmetic

于 2022-06-13 发布 文件大小:27.44 kB
0 54
下载积分: 2 下载次数: 1

代码说明:

Float Point Add, Multiply, and Divide arithmetic. You can change and modify the add block and reuse it in FPGA or ASIC chip. The running clock is dependent of the technology you used in the ASIC. 

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • iic
    iic 总线 verilog 源代码 标准i2c总线, 有sda scl 时钟,频率自定(IIC bus standard Verilog source code i2c bus, has sda scl clock, the frequency of self-)
    2007-10-24 17:52:33下载
    积分:1
  • package_control-master
    说明:  从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)
    2019-03-30 16:14:05下载
    积分:1
  • fpga
    fpga的一些经验之谈,对初学者比较有用,都是些容易出错误的地方(FPGA some experiences, more useful for beginners, are more vulnerable to the wrong place)
    2007-09-21 20:58:57下载
    积分:1
  • Tutorijal 6
    Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • 多周期CPU设计完整代码,可以直接跑
    多周期CPU设计的全部完整代码,下载之后可以直接跑,实验课作业,已经通过检查,没有啥毛病。
    2022-07-25 06:53:59下载
    积分:1
  • 4 位超前进位加法器的设计
    本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。
    2022-03-24 06:33:28下载
    积分:1
  • VHDL-SUBWAY
    基于QuartusII环境下的地铁自动售票系统(Subway auto ticketing system based on QuartusII)
    2011-04-20 09:35:24下载
    积分:1
  • FPGA
    用Vrilog产生一个混沌信号,并用MATLAB仿真,画出波形。(With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.)
    2012-11-15 20:29:35下载
    积分:1
  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • fpga_video_game-master
    在开发板EGO1上实现的直升机飞行游戏,随时间的累积,速度不断加快,数码管显示积分( Helicopter game in verilog)
    2021-05-07 07:58:37下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载