-
LDPC_Code
ldpc decoder standard DVB-S2
- 2018-10-07 07:03:06下载
- 积分:1
-
4阶24倍抽取CIC滤波器设计
级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中,可以实现抽取或者插值的高效滤波器。它主要用于降低或提高采样率。CIC滤波器的主要特点是,仅利用加法器、减法器和寄存器,占用资源少,实现简单且速度高。
- 2022-01-30 22:06:58下载
- 积分:1
-
dengjingdupinlv
等精度测频原理的频率计程序与仿真。。希望大家能用的到撒(such precision frequency measurement principles of Cymometer procedures and simulation. . Hope everyone can withdraw to the)
- 2006-06-09 18:15:07下载
- 积分:1
-
同步
基于FPGA的位同步算法的verilog实现(Verilog implementation of synchronization algorithm)
- 2018-04-17 10:50:12下载
- 积分:1
-
xilinx_edk_9.2_crack
xilinx edk 9.2 破解器/注册机(xilinx edk 9.2 crack)
- 2021-03-29 15:09:10下载
- 积分:1
-
uartfifo使用fifo进行uart通信
使用verilog HDL语言进行编写,通过FIFO缓存,使用uart串口,与上位机进行通信。在本示例中,FPGA向上位机发送的数据每次加一,并在串口调试助手中显示,可以观察相关现象。
- 2022-02-21 18:02:35下载
- 积分:1
-
PS2-Verilog程序
这个程序详细的介绍了PS串口的编写,以及键盘的消抖。并显示在数码管上。经仿真验证,程序能够很好的完成设计目的。
- 2023-08-16 07:30:04下载
- 积分:1
-
用VERILOG编写的USB2.0源代码
基于Verilog Hdl语言实现的USB2.0通信模块。
- 2023-01-14 14:25:03下载
- 积分:1
-
GPS
在fpga中对GPS信息采集程序。具有很好的参考性(In the fpga in the GPS information collection procedures. Has a very good reference)
- 2011-11-17 13:49:20下载
- 积分:1
-
AHB
// 4 entry deep fast fifo
module fifo4(clk, rst, clr, din, we, dout, re, full, empty);
parameter dw = 8;
input clk, rst;
input clr;
input [dw:1] din;
input we;
output [dw:1] dout;
input re;
output full, empty;
////////////////////////////////////////////////////////////////////
//
// Local Wires
//
reg [dw:1] mem[0:3];
reg [1:0] wp;
reg [1:0] rp;
wire [1:0] wp_p1;
wire [1:0] wp_p2;
wire [1:0] rp_p1;
wire full, empty;
reg gb;
///////////////////////////////////
- 2022-01-25 20:06:27下载
- 积分:1