登录

最新会员 最新下载

成为了本站VIP会员

01月05日 00:38

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:一年内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. 希尔伯特变换是通信系统中的一个重要组成部分,如:

The Hilbert Transform is an important component in communication systems, e.g. for single sideband modulation/demodulation, amplitude and phase detection, etc. It can be formulated as filtering operation which makes it possible to approximate the Hilbert Transform with a digital filter. Due to the non-causal and infinite impulse response of that filter, it is not that easy to get a good approximation with low hardware resource usage. Therefore, different filters with different complexities have been implemented. The detailed discussion can be found in "Digital Hilbert Transformers or FPGA-based Phase-Locked Loops" (http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4629940). The design is fully pipelined for maximum throughput.

1
下载
52
浏览
2023-02-02发布

2. A VEILOG HDL procedures, can be applied directly,

一个VEILOG HDL程序,可以直接应用,-A VEILOG HDL procedures, can be applied directly,

1
下载
51
浏览
2023-02-01发布

3. 基于FPGA(VHDL)的LCD1602液晶显示程序

本工程中实现的是FPGA控制的LCD1602液晶显示屏的控制程序,实现了LCD1602液晶显示屏上显示一个四位十进制的频率,其中的频率产生模块在另一个程序中出现,没有在该模块中体现,但是仍能清楚到看到LCD1602的控制过程

1
下载
47
浏览
2023-02-01发布

4. 其基于FIFO的设计

its a Fifo BASED design i also Interface DAC2904

1
下载
33
浏览
2023-02-01发布

5. m序列生成VHDL代码

伪随机m序列VHDL代码,生成多项式为1+x+x^7 (203),包括代码文件.vhd和模块文件.bsf以及仿真波形,可直接添加到工程中使用。

1
下载
66
浏览
2023-02-01发布

6. 由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证

由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证-By the VHDL language uses the DA0832 is QUARTUES environment has been tested

1
下载
53
浏览
2023-02-01发布

7. HARRIS 角点检测算法

HARIS角点检测Harris角点检测HARRIS CORENR探测器

1
下载
58
浏览
2023-01-31发布

8. logic lock 的vhdl源码,altera平台适用。

logic lock 的vhdl源码,altera平台适用。-logic lock the VHDL source code, altera platform.

1
下载
51
浏览
2023-01-30发布

9. verilog to write a telephone billing program

verilog 写的 电话计费器程序-verilog to write a telephone billing program

1
下载
63
浏览
2023-01-29发布

10. rc5 算法的 fpga 实现

从历史上看制定,以确保邮件上,保密今天加密是信息的使用更广泛禁止访问或修改敏感数据和确保保密的计算机应用程序,所以密码学是一门研究的科学方面的科学这些技术 (加密和密码) 和它本质上基于算术 [1]。加密自成立以来,技术已发展: 现代加密使用的现代计算机的能力。自由计算机处理的数据只是作为数字 (比特)替换和换位方法仍然是但现在仅用于两个主要因素 (0 和 1)。因此,加密已适应我们时代的进步通过放弃现代方法的老方法。越来越多地使用数字图像的加密之后的演变中的通信技术数字世界,这就需要安全付费电视、 像医学成像系统的传输保密视频会议、 等 [2]。很多的加密算法出现以确保如 DES,RSA 等信息的编码。然而,这些加密方案似乎不理想对图像应用中,由于某些固有特征图像 (如数据容量和冗余量大,其中是烦恼的传统加密 [3]。此外,这些加密方案上需要额外的操作,压缩的图像数据,从而要求长计算时间和高的计算能力。提出了 RC5 和 RC6 块密码进行加密通过使用简单的算术运算符的信息,数据依赖的旋转。两个两个的分组密码算法是由 RSA 安全 (RC5 夏莱维斯特设计在 1995 年和 1998 年的 RC6) [4] [5]。"钢筋混凝土"首字母缩写词代表"Ron 的代码"或"Rivest 的密码"。它具有有一个数据块"w",大量的优势舍入"r"和密钥长度"b"变量。

1
下载
54
浏览
2023-01-29发布

11. 低功率的可逆逻辑乘8

本文提出了一种新颖的可逆乘法器。可逆逻辑可以发挥重要作用

1
下载
76
浏览
2023-01-29发布

12. 这是一个用vHDL语言实现的移位器,可以实现移位功能

这是一个用vHDL语言实现的移位器,可以实现移位功能-This is the design of an shifter using vhdl

1
下载
54
浏览
2023-01-29发布

13. multiplication

我感谢我能找到这个页面WAP相同的帮助。我在开始设计的VHDL的电路。

1
下载
58
浏览
2023-01-29发布

14. 在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。

在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。-In the Quartus software using VHDL language realize DDS, can generate sine, cosine, square, triangle and sawtooth waves.

1
下载
92
浏览
2023-01-28发布

15. AES 128 Crypto Core

Mini AES Advanced Encryption Standard (AES) implementation with small area/resources utilization. Features - Encryption and Decryption unit in single core.

1
下载
55
浏览
2023-01-28发布

16. RS232 communication protocol with the VHDL language, based on the Altium Designe...

此RS232通信协议用VHDL语言实现,基于Altium Designer公司的Protel DXP开发平台。本人是基于Nanaboard开发板编写的程序,其他用户只需要对配置文件进行修改即可用于其他电路板。-RS232 communication protocol with the VHDL language, based on the Altium Designer

1
下载
87
浏览
2023-01-28发布

17. JOP内核字节码获取,很难找的东东,呕血之作

JOP内核字节码获取,很难找的东东,呕血之作-JOP core byte code access, it is difficult to find the price. Zhi for hematemesis

1
下载
32
浏览
2023-01-27发布

18. 介绍VHDL编程的资料,很详细,值得收藏

介绍VHDL编程的资料,很详细,值得收藏-vhdl

1
下载
59
浏览
2023-01-26发布

19. VHDL实现简单的8位CPU doc文件上有源代码

VHDL实现简单的8位CPU doc文件上有源代码-VHDL simple eight CPU doc documents Active code

1
下载
51
浏览
2023-01-26发布

20. 数字频率计 FPGA 用verilog语言编写

数字频率计 FPGA 用verilog语言编写-Digital Cymometer verilog language used FPGA

1
下载
51
浏览
2023-01-25发布