登录
首页 » VHDL » logic lock 的vhdl源码,altera平台适用。

logic lock 的vhdl源码,altera平台适用。

于 2023-01-30 发布 文件大小:2.43 MB
0 52
下载积分: 2 下载次数: 1

代码说明:

logic lock 的vhdl源码,altera平台适用。-logic lock the VHDL source code, altera platform.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sine_cordic
    generate sine wave. Inputs : Amplitude, phasein, frequency
    2013-07-22 10:25:41下载
    积分:1
  • 超大规模集成电路的VHDL基本编码…………
    2022-03-26 19:32:17下载
    积分:1
  • VHDL2FSK
    VHDL 2FSK调制解调器各部分的原理与代码(The principle and code of each part of the VHDL 2FSK modem)
    2021-05-12 17:30:03下载
    积分:1
  • 应用VHDL语言将高稳晶振分频得到1pps,使用GPS的1pps信号作为触发...
    应用VHDL语言将高稳晶振分频得到1pps,使用GPS的1pps信号作为触发-Application of VHDL language high stability crystal oscillator frequency to be 1pps, the use of GPS signals as a trigger of 1pps
    2022-05-12 21:39:28下载
    积分:1
  • ";Verilog HDL设计指南";5
    《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5
    2022-04-21 22:39:14下载
    积分:1
  • float_int
    自己编写的,浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)
    2020-12-18 10:29:11下载
    积分:1
  • ISARCSSim_az
    基于压缩感知的ISAR方位向成像以及与FFT成像对比(CS-based ISAR imaging and RD imaging)
    2013-04-07 15:16:53下载
    积分:1
  • FPGA
    基于FPGA的图像采集卡的设计与相关说明-FPGA-based design of frame grabbers and related note
    2023-06-09 09:00:04下载
    积分:1
  • shuzizhongchengxu
    多功能数字钟,1、采用24小时制:时、分、秒计时、显示。 2、具有手动校准功能:分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时:仿中央人民广播电台整点报时信号
    2021-04-11 19:38:57下载
    积分:1
  • zixiechengxu
    用verilog编写的包含有与DSP通信,三电平svpwm实现的程序,(Written in verilog contains communicate with the DSP, three-level svpwm realize the procedures)
    2021-04-18 15:28:51下载
    积分:1
  • 696518资源总数
  • 104321会员总数
  • 14今日下载