-
dwt
基于 verilog的卷积运算代码，应用于离散小波分析。(verilog conv)
- 2012-04-26 22:09:52下载
- 积分：1
-
vhdl
vhdl cpu芯片逻辑设计的一部分实现 只有一小部分 大家可以看一下 寄存器 加法器之类的(vhdl cpu chip logic design part of its implementation only a little part everry look and see b=about registers adder and so on)
- 2012-09-23 16:57:41下载
- 积分：1
-
divisor
Time divisor vhdl code
- 2009-06-02 21:31:05下载
- 积分：1
-
AT89C51-DPSK
基于单片机和FPGA实现DPSK调制解调的功能和分类比较。(MCU and FPGA implementation based on DPSK modulation and demodulation functions and classification comparison.)
- 2011-01-06 19:16:16下载
- 积分：1
-
dds digital shift Signal Generator, full
dds数字移相信号发生器,功能齐全通过验证-dds digital shift Signal Generator, full-featured validated
- 2022-08-15 06:38:32下载
- 积分：1
-
Wishbone dma ip core
Wishbone dma ip core
- 2022-01-26 04:18:15下载
- 积分：1
-
5_ADC_Lab
altear max10 adc demo，实验使用了2个adc，最大支持18路adc(altear max 10 demo with 2 adc， max support 18 channel adc)
- 2021-04-21 14:48:49下载
- 积分：1
-
SD_rtl
用verilog实现sd卡读写，亲测可用(Implementation of SD card read and write with Verilog)
- 2020-12-27 21:49:02下载
- 积分：1
-
玩转LVDS_USB
说明： verilog 版本，Xilinx玩转USB3.0，LVDS接口(verilog version,Xilinxplay with USB3.0,LVDS)
- 2021-01-01 16:01:57下载
- 积分：1
-
有限状态机 — FSM
有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中，状态寄存器的下一个状态不仅与输入信号有关，而且还与该寄存器的当前输入有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
- 2022-07-18 13:01:32下载
- 积分：1
