-
PCIe_Lab(ALTERA-V5PCIe)
这一设计实例深入浅出，介绍怎样产生一个Qsys子系统。 您将产生一个含有以下组成的Qsys系统:在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。
(Qsys system: the Cyclone IV GX Transceiver Starter Kit, designed with embedded transceivers Gen1 × 1 hard IP PCI Express IP compiler.)
- 2020-12-02 18:39:25下载
- 积分：1
-
codic
8级cordic 算法verilog (8 cordic algorithm verilog)
- 2013-08-21 11:31:46下载
- 积分：1
-
FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合...
FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合-FIFO procedures have been in the Verilog in ModelSim compiler and can be passed through the integrated DC
- 2022-03-13 00:38:40下载
- 积分：1
-
rake
使用matlab实现cdma 系统的rake接收机，比较最大比合并，等增益合并和选择性合并接收算法的性能(脢 鹿 脫脙matlab脢渭脧脰cdma 脧渭脥 鲁 渭脛rake 陆 脫脢脮 禄煤 拢 卢 卤 脠 陆 脧 脳 卯)
- 2021-04-19 14:38:51下载
- 积分：1
-
FPGA
fpga 设计全攻略，很好的fpga入门提高资料(the fpga design Raiders, good fpga the Getting Started improve data)
- 2012-12-09 19:03:23下载
- 积分：1
-
myconstellation_final_2
bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)
- 2021-03-03 01:49:33下载
- 积分：1
-
用vhdl写实用96例子
用vhdl写实用96例子, 有RAM，PID 等(Using VHDL to write practical examples of 96, there are RAM, PID and so on)
- 2017-09-13 14:55:39下载
- 积分：1
-
高级verilog编程实现讲义，全英文讲义
高级verilog编程实现讲义，全英文讲义 -Senior verilog programming lecture notes, handouts in English
- 2022-02-03 08:15:26下载
- 积分：1
-
8位相等比较器，比较8位数是否相等
8位相等比较器，比较8位数是否相等
-- 8-bit Identity Comparator
-- uses 1993 std VHDL
-- download from www.pld.com.cn & www.fpga.com.cn-eight other phase comparators, Comparing the same whether the median 8-- 8-bit Identity Comparator-- uses 1993 std VHDL-- download from www.pld.com.cn
- 2022-06-21 10:57:15下载
- 积分：1
-
8bit的ALU实现
用vhdl语言编写的数字逻辑alu设计，实现包括逻辑运算乘法、加法和移位的运算功能，加入流水线处理，适用于初学硬件语言的同学们
- 2022-07-07 03:59:31下载
- 积分：1
