登录
首页 » VHDL » multiplication

multiplication

于 2023-01-29 发布 文件大小:809.67 kB
0 59
下载积分: 2 下载次数: 1

代码说明:

我感谢我能找到这个页面WAP相同的帮助。我在开始设计的VHDL的电路。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • add_noisem
    把指定的噪声叠加到信号上去.有标准噪声库NOISEX-92,其中带有白噪声、办公室噪声、工厂噪声、汽车噪声、坦克噪声等等,在信号处理中往往需要把库中的噪声叠加到信号中去,而噪声的采样频率与纯信号的采样频率往往不一致,需要采样频率的校准。 (The specified noise superimposed to the signal up. Standard noise library NOISEX-92, with white noise, office noise, factory noise, car noise, tank noise in the signal processing often requires noise to be superimposed in the library The signal to noise of the sampling frequency and pure signal sampling frequency is often inconsistent sampling frequency of calibration.)
    2012-08-10 14:18:33下载
    积分:1
  • SPI串口的内核实现spicore SPI串口的内核实现spicore
    SPI串口的内核实现spicore SPI串口的内核实现spicore-SPI string mouth essence realizes spicore the SPI string mouth essence to realize spicore the SPI string mouth essence to realize spicore
    2023-06-28 18:20:03下载
    积分:1
  • SystemC-UART
    基于SystemC的Uart模型-----文档(SystemC the Uart model of----- document)
    2013-01-24 16:41:35下载
    积分:1
  • plldesign
    pll(phase locked loop) is used to fix the circuit to particular frequency
    2014-03-18 17:14:26下载
    积分:1
  • ALTERA 的关于对SDRAM控制器操作的verilog相关程序,很不错绝对值得借鉴。...
    ALTERA 的关于对SDRAM控制器操作的verilog相关程序,很不错绝对值得借鉴。-ALTERA on the operation of the SDRAM controller Verilog procedures, it is definitely worth a good draw.
    2022-01-26 03:51:39下载
    积分:1
  • 基于FPGA的信号发生器20140506
    说明:  基于FPGA的芯片信号发生器,利用Verilog语言实现信号发生器的各个模块单元, 实现的要求:正弦波、三角波、方波等;(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
    2019-12-30 11:48:26下载
    积分:1
  • 这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件...
    这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件-This is a vhdl language used to achieve complete ALU, can be used for other design components cPU
    2022-04-01 12:44:27下载
    积分:1
  • LCD
    LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)
    2009-05-03 10:34:47下载
    积分:1
  • 在quartus下搭建的数字锁相环
    在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • Flash
    说明:  FPGA Verilog控制FLASH片外读写(Verilog Controls FLASH Out-of-Chip Read-Write)
    2020-06-22 21:40:01下载
    积分:1
  • 696518资源总数
  • 104313会员总数
  • 30今日下载