登录
首页 » VHDL » 这是一个用vHDL语言实现的移位器,可以实现移位功能

这是一个用vHDL语言实现的移位器,可以实现移位功能

于 2023-01-29 发布 文件大小:180.39 kB
0 57
下载积分: 2 下载次数: 1

代码说明:

这是一个用vHDL语言实现的移位器,可以实现移位功能-This is the design of an shifter using vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • pylori
    A VANET research program
    2012-08-23 21:50:13下载
    积分:1
  • quartusII的环境下的基于Ep3C10144的KeyBoard程序
    quartusII的环境下的基于Ep3C10144的KeyBoard程序-quartesII of the environment based on the KeyBoard program Ep3C10144
    2023-06-25 19:20:05下载
    积分:1
  • LCD12864
    verilog lcd2864 适合初学者(verilog lcd2864 )
    2013-10-15 18:57:45下载
    积分:1
  • 11_rs485_uart_top
    说明:  verilog编写的RS485读写驱动程序(RS485 read-write driver written by Verilog)
    2020-03-08 12:28:10下载
    积分:1
  • 计时器程序设计
    利用Quartus 综合简单的计时器功能,欢迎大家下载、参考。谢谢大家的支持!
    2023-05-24 21:20:03下载
    积分:1
  • dds32_1
    说明:  频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序(Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program)
    2011-04-14 13:45:22下载
    积分:1
  • 20190717
    uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • 单片机课程设计——交通灯_1
    一个交通灯设计,简单的实现,没有添加其他的显示管(Traffic Light System)
    2020-06-21 10:40:02下载
    积分:1
  • costas_DPSK
    采用costas环进行DPSK解调的程序。输入数据速率2.4Kbps,载波频率12KHz,采样率1.6MHz, 输入数据位宽12位,快捕带为799.617Hz(Costas ring using DPSK demodulation process. Input data rate 2.4Kbps, carrier frequency 12KHz, sampling rate 1.6MHz, the input data 12 bits wide, fast catching band is 799.617Hz)
    2014-06-09 21:50:42下载
    积分:1
  • UART_DMA
    UART_DMA的方法是使用nios实现UART方式实现DMA传输,在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
    2020-11-03 10:39:53下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载