登录

最新会员 最新下载

成为了本站VIP会员

01月05日 00:38

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:一年内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. 输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2...

输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2-a afdg jhg dfgh r fbnrfer

1
下载
71
浏览
2023-02-24发布

2. 一些例子程序需要的话可以下来看看新手推荐

一些例子程序需要的话可以下来看看新手推荐-Some examples of procedures can be down if necessary to see novice Recommended

1
下载
57
浏览
2023-02-24发布

3. pn sequence generator

本设计是一个伪随机数发生器。此设计;

1
下载
73
浏览
2023-02-23发布

4. 一个比较经典的用VHDL实现的FIFO论文

一个比较经典的用VHDL实现的FIFO论文-Instance, the birthday of power wilt lift stamp cavity using VHDL wife of mother

1
下载
66
浏览
2023-02-23发布

6. 基于quartus 的一些程序 都是verilog 还是比较有用的

基于quartus 的一些程序 都是verilog 还是比较有用的 -Based on some of the procedures Quartus Verilog are still quite useful

1
下载
63
浏览
2023-02-23发布

7. 交通灯电路,南北方向和东西方向分别按绿灯、黄灯、左拐灯、黄灯、红灯的顺序两灭,数码管显示相应的灯亮的时间的倒计时。已通过编译和仿真。...

交通灯电路,南北方向和东西方向分别按绿灯、黄灯、左拐灯、黄灯、红灯的顺序两灭,数码管显示相应的灯亮的时间的倒计时。已通过编译和仿真。-Traffic light circuit, north-south direction and east-west direction respectively green, yellow light, left light, yellow light, red light destroy the order of two, a digital LED display lights the corresponding period of the countdown. Has passed the compilation and simulation.

1
下载
53
浏览
2023-02-22发布

9. Realize with a clock input, can realize multi

实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下-Realize with a clock input, can realize multi-frequency, in a clock-driven

1
下载
66
浏览
2023-02-21发布

10. 低功耗高速凸轮

记忆是目前在大比例的所有数字系统中数字计算机的主要组成部分。记忆是征收流转税的二进制存储单元能够存储的二进制信息。除了这些细胞,内存包含用于存储 andretrieving 信息的电子线路。从内存中的 0 和 1 的形式,可以检索的信息。半导体存储器通常被认为是数字逻辑系统设计中的 mostvital 微电子组件。Semiconductormemories 的特点作为挥发物和不挥发物的内存设备。

1
下载
49
浏览
2023-02-20发布

11. VHDL for the hardware interface on the 8237 programming, you can carrying out fp...

关于vhdl对硬件接口8237的编程,可以在进行fpga/cpld设计是作为模块用到-VHDL for the hardware interface on the 8237 programming, you can carrying out fpga/cpld design is used as a module

1
下载
55
浏览
2023-02-20发布

12. 针对于Virtex5FPGA的DDR2读写测试的完整工程

资源描述针对于Virtex5FPGA的DDR2读写测试的完整工程,已测试可以使用,可以根据自己的ddr2配置自行更改。。。。

2
下载
71
浏览
2023-02-19发布

13. ping

乒乓球游戏,用led灯控制水上乒乓球,选择了控制键进行操作。详细信息请参见自述

1
下载
44
浏览
2023-02-19发布

14. FPGA控制的SRAM接口不分的设计

FPGA控制的SRAM接口不分的设计-FPGA-controlled SRAM interface design, regardless of

1
下载
57
浏览
2023-02-19发布

15. 里德所罗门编码器

此库包提供了几个前锋错误纠错 (FEC) 解码器和加速原语在数字信号处理 (DSP) 很有用。除了里德所罗门的编解码器,这些 functionstake 充分利用 MMX、 SSE 和 SSE2 SIMD 指令的设置)/AMD 的 ia-32 处理器和 Altivec/VMX/速度引擎 SIMDinstruction G4 和 G5 PowerPC 上设置。

1
下载
40
浏览
2023-02-18发布

16. This is a verilog file which is used as a decoder

This a verilog file which is used as a decoder-This is a verilog file which is used as a decoder

1
下载
49
浏览
2023-02-17发布

17. 先进先出

第一次输入和输出第一缓冲 vhdl 代码

1
下载
47
浏览
2023-02-16发布

18. ZBT SRAM controller reference design for Xilinx VHDL source code

ZBT SRAM控制器参考设计,xilinx提供的VHDL源代码-ZBT SRAM controller reference design for Xilinx VHDL source code

1
下载
61
浏览
2023-02-16发布

19. DE2 will connect to the LCD layout for Terasic off technology companies attached...

DE2将连接到LCD布局上,为Terasic off技术公司附上系统代码

1
下载
55
浏览
2023-02-16发布

20. IEEE 802.3 Cyclic Redundancy Check参考设计,xilinx提供

IEEE 802.3 Cyclic Redundancy Check参考设计,xilinx提供-IEEE 802.3 Cyclic Redundancy Check reference design for Xilinx

1
下载
52
浏览
2023-02-15发布