登录

最新会员 最新下载

头像

成为了本站VIP会员

01月05日 00:38
头像 松坂砂糖

成为了本站VIP会员

2024-12-25 15:38
头像 影

成为了本站VIP会员

2024-12-25 12:28
头像 waiting

成为了本站VIP会员

2024-12-25 12:10
头像 .

成为了本站VIP会员

2024-12-24 23:54
头像 木槿暖夏

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言：Verilog
  2. 代码类别：所有
  3. 发布时间：近三天
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

▍1. lecg_局部增强的时钟门控

这是一个关于的RTL时钟门控技术LECG此源代码是在门控时钟的应用LECG技术

1
下载
66
浏览
2022-03-02发布
Verilog Verilog

▍2. Altera公司提供的千兆网程序

该源代码下载之Altera官网，使用于Altera公司提供的3C120板子，但是里面的千兆以太网的程序还是可以借鉴的。它使用了Altera公司提供的Triple-Speed-Ethernet的IP核构建了Qsys系统，然后在nios2中编写程序。

1
下载
48
浏览
2022-03-02发布
Verilog Verilog

▍3. FPGA驱动LCD1602代码

这个是我自己写的LCD1602的代码，经过测试可以再LCD1602上正常运行，由于自己的板子是4线制的，所以通过4线制来通信，对于知道8线数据位编程的同学，不妨试试4线数据位怎么编写

1
下载
58
浏览
2022-03-02发布
Verilog Verilog

▍4. DDR3读写

使用软件是xilinx公司的Vivado，程序实现的是DDR3的读写控制，该程序是FPGA开发板自带的程序，正确性有保障。可以使用。

4
下载
88
浏览
2022-03-02发布
Verilog Verilog

▍5. Median Filter

基于FPGA开发3*3模板的Median Filter，均值滤波器的缺点是，会使图像变的模糊，原因是它对所有的点都是同等对待，在将噪 声点分摊的同时，将景物的边界点也分摊了。为了改善效果，就可采用加权平均的方式来构造滤波器。

1
下载
50
浏览
2022-03-02发布
Verilog Verilog

▍6. classics_verilog_codes_for_commom_projects

它包含大量用于常见项目的经典verilog代码，如FIFO、add8、RS编码、多路复用等。

1
下载
49
浏览
2022-03-02发布
Verilog Verilog

▍7. 用FPGA实现GPS数据解析，Verilog测试通过

用FPGA实现GPS数据解析，基于Verilog实现，并通过串口发送时间信息

1
下载
57
浏览
2022-03-02发布
Verilog Verilog

▍8. DDR2 SDRAM CONTROLER

DDR2 SDRAM在opencore上download的！！！！！！！！！！！！！！！

1
下载
55
浏览
2022-03-01发布
Verilog Verilog

▍9. Verilog LED 斯巴达 6

此代码是 verilog 代码和斯巴达 6 模型规范代码。欢迎大家下载、试用。谢谢大家的支持。

1
下载
67
浏览
2022-03-01发布
Verilog Verilog

▍10. 与旋转方向检测的 verilog 数字转速表

这是一个完整的工作模块编码在 verilog 检测的旋转车轮的旋转速度。它也给旋转的方向。这可以在 fpga 板直接实施，此模块内还有一个特别的小模块，以生成测试信号的面积。所以你不需要连接一个车轮与旋转编码器来测试 speedo 米。这就是独一无二的关于此模块 ！！！cheerz!! 享受

1
下载
52
浏览
2022-03-01发布
Verilog Verilog

▍11. 基于FPGA的示波器设计

这是基于FPGA的示波器设计，采用verilog描述，硬件为AC620开发板和小梅哥自主设计的ADM9226模块，能基本实现示波器的测量功能。

3
下载
66
浏览
2022-03-01发布
Verilog Verilog

▍12. 显示FPGA板上的几个LED灯

这段代码件实事吊炸天了，我重来都没有看过更好的了。学习verilog就必须要知道学会汇石油这段嗲吗，因为他真的很棒！

1
下载
62
浏览
2022-03-01发布
Verilog Verilog

▍13. 移相器 verilog

这是移位器对Verilog一个桶式移位器的结构通用的方法需要生成块。 for循环中产生块将揭开在编译时，不运行时间就像一个for循环像一个永远阻塞。为了保持它的通用也有有2比1多路复用器有一个参数化的宽度。仅供参考，你可以使用与功能代码太生成模块，例如注释掉mux_2to1实例并取消它下面的赋值语句。通过读取IEEE标准1800年至2012年§27.生成结构了解更多有关生成块。

1
下载
47
浏览
2022-03-01发布
Verilog Verilog

▍14. 基于FPGA的简易流水灯,适用新手入门级训练，课程教学等

新手教学代码流水的呢，非常简单一看就懂，欢迎交流

1
下载
70
浏览
2022-03-01发布
Verilog Verilog

▍15. veriloge计算

1.設計一計數器，計算輸入信號（pulse）的高準位有多少個時脈週期，並將計數結果輸出至（cnt_value）。2.使用hw1_tb.v當Top level Testbench 。3.注意cnt_value只能在每次輸入信號（pulse）負緣後變化一次。 

1
下载
48
浏览
2022-02-28发布
Verilog Verilog

▍16. 小灯测试代码

使用Verilog语言编写小灯测试代码，能实现流水灯的功能，代码简单易懂，很适合初学者学习和验证。

1
下载
51
浏览
2022-02-28发布
Verilog Verilog

▍17. verilog 多周期CPU设计

计算机组成与设计课程设计 用verilog与FPGA设计多周期CPU 通过modelsim仿真与ISE综合

1
下载
41
浏览
2022-02-28发布
Verilog Verilog

▍18. 系统的 Verilog 设计与验证示例

ALU 设计和验证平台的但在平台与监控、 检查器、 音序器、 驱动程序和接口

1
下载
52
浏览
2022-02-28发布
Verilog Verilog

▍19. FPGA中乘法器的使用

乘法器在FPGA中，使用的非常多，里面非常详细的介绍了乘法器的使用，源代码，仿真，MATLAB程序，

1
下载
62
浏览
2022-02-28发布
Verilog Verilog

▍20. verilog写sober边缘检测

之前看到很多人用fpga写边缘检测，都是调用了fpga的ip，这里我把这写ip都用verilog写出来，用asic实现sober边缘检测。

1
下载
41
浏览
2022-02-27发布
Verilog Verilog

Copyright© 2019-2025 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！