登录
首页 » Verilog » veriloge计算

veriloge计算

于 2022-02-28 发布 文件大小:121.45 kB
0 47
下载积分: 2 下载次数: 1

代码说明:

1.設計一計數器,計算輸入信號(pulse)的高準位有多少個時脈週期,並將計數結果輸出至(cnt_value)。2.使用hw1_tb.v當Top level Testbench 。3.注意cnt_value只能在每次輸入信號(pulse)負緣後變化一次。 

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EAACK secure system
    很好,我在做简化编码语言IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII
    2022-08-06 08:04:27下载
    积分:1
  • 芯片验证漫游指南附赠源代码
    说明:  芯片验证漫游指南附赠源代码,适合初学者学习(Chip Verification Walkthrough Guide with Source Code)
    2019-03-10 19:59:30下载
    积分:1
  • 9850sin_function
    ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
    2013-08-27 15:13:29下载
    积分:1
  • 展位加法器
    这是 32 位输入 Booth 型乘法器。 此模块具有 64 位输出。 本模块还具有确定输入的状态,无论符号或无符号的 is_signed 输入
    2022-04-23 02:03:32下载
    积分:1
  • JIAOTONGDENG
    用VERILOG实现 交通灯控制,且运行正确,希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)
    2014-01-05 20:38:03下载
    积分:1
  • verilog实现二维卷积设计
    利用Verilog实现了二维卷积的操作,输入特征图尺寸为7x7,卷积核尺寸为5x5,分别使用了折叠、脉动阵列行固定、脉动阵列权重保持三种硬件实现设计方法来完成二维卷积的设计。
    2023-08-23 08:15:04下载
    积分:1
  • DTMB
    能够完美产生数字地面电视(DTMB)的信源的程序。帧头模式为模式一。信道可选择,信号加入频偏,延时,后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
    2013-07-25 11:22:28下载
    积分:1
  • ov5620在FPGA中的使用
    ov5620在FPGA中的使用,本程序实现的功能是驱动摄像头OV5620,并将数据通过VGA接口输出,外接显示器即 看到摄像头的图像。
    2022-04-11 15:24:17下载
    积分:1
  • disptest
    模拟示波器的现实程序,有x,y和光标。采用AD5440输出,现实效果很好。(示波器x-y方式)(Analog oscilloscope reality program, there are x, y and cursor. Using AD5440 output, real good results. (Xy oscilloscope mode))
    2013-09-13 23:18:19下载
    积分:1
  • rams
    说明:  combinatorial modules
    2019-04-13 19:41:21下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载