-
jk-filpflop
这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)
- 2013-11-19 11:43:07下载
- 积分：1
-
verilog HDL程序设计开发实验
最详细的verilog实例集合，快速入门到精通。作为实验指导教程，本教程分为两大部分：FPGA硬件系统基础verilog实验和高级接口控制设计实验。对于初学者可以很快的入门。对于曾经接触过FPGA者，可以直接接触后面比较复杂的接口控制实例。
- 2022-08-12 16:09:36下载
- 积分：1
-
DAC1220
高精度直流信号源，DAC1220，20位分辨率，双极性输出(High-precision DC source, DAC1220,20 bit resolution, bipolar output)
- 2021-02-28 16:29:35下载
- 积分：1
-
Vhdl_testbench
vhdl 的testbench编写教程，英文ppt以及源码工程(Write tutorials, as well as English ppt Source of engineering vhdl testbench)
- 2016-08-29 10:09:05下载
- 积分：1
-
flashZ
FPGA控制m25p16flash芯片读写控制spi协议
可实现擦除写入读出功能(SPI protocol for read and write control of m25p16 flash chip controlled by FPGA
Erase Write-Read Function)
- 2018-12-19 16:10:59下载
- 积分：1
-
flash
本程序是fpga控制flash的读写程序，包括了程序和仿真时的测试文件(fpga flash)
- 2013-07-21 14:47:36下载
- 积分：1
-
FPGA-CNN-master
fpga硬件实现cnn代码，学习可用。了解基本的深度学习概念和实现方法(FPGA hardware implementation of the code, used for learning)
- 2017-08-05 21:06:30下载
- 积分：1
-
用verilog实现电子时钟
电子时钟主要能实现如下功能：1、复位开始：时钟按开始按时分秒计时，当计到23:59:59时，跳转到00:00:00 重新开始。2、单击key1：进入时钟设置模式。3、单击key2：依次跳转要设置的位，被选中的位上的数字亮，其他位暗。4、单击key3：在已选择的位加一。5、单击key1：退出设置模式。
- 2022-01-25 16:33:46下载
- 积分：1
-
PCI9052
用verilog语言编译的pci协议实现，而且有具体的电路图(Compiled with the verilog language pci protocol implementation, but also the specific circuit)
- 2010-01-06 19:17:39下载
- 积分：1
-
AMBA_apb
AMBA_APB verilog code
- 2017-08-15 21:05:37下载
- 积分：1
