登录
首页 » Verilog » lecg_局部增强的时钟门控

lecg_局部增强的时钟门控

于 2022-03-02 发布 文件大小:11.35 kB
0 66
下载积分: 2 下载次数: 1

代码说明:

这是一个关于的RTL时钟门控技术LECG此源代码是在门控时钟的应用LECG技术

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • juanjima
    231卷积码的verilog实现,前面是详细的文档说明,有源程序,绝对原创!!!!(Verilog achieve 231 convolutional code, preceded by a detailed description of the document, the source, the absolute originality! ! ! !)
    2013-01-18 10:35:31下载
    积分:1
  • mimo_dectection
    mimo检测算法的FPGA实现,包括最小迫零检测算法和ML检测算法,已在ISE上仿真通过 (mimo detection algorithm for FPGA implementation, including the smallest zero forcing detection algorithm and ML detection algorithm has been simulated by ISE on)
    2021-02-15 12:09:48下载
    积分:1
  • VHDL_freerisc8
    说明:  一个8位RiSC单片机的VHDL代码, 具有很好的参考价值。(an eight RiSC SCM VHDL code, is a good reference value.)
    2006-02-15 10:58:14下载
    积分:1
  • 使用 fifo 来交换不同的时钟
    这个项目是一个简单的 ISE14.7 项目,使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上,我们可以做它没有相同宽度提取。写时钟到 fifo 是 62 MHz,而读的时钟是 16.368MHz.In 这个项目,我们做模拟只是为了验证是否提取数据是否正确与否。结果表明,有时每三点,提取了一个样品;有时每四点,提取了一个样本。 这个项目可能在 GPS navagition 系统中使用。
    2022-02-04 13:36:02下载
    积分:1
  • VHDL
    vhdl 让你更加熟悉掌握这么硬件电路设计语言 非常清晰(vhdl)
    2010-07-22 07:30:20下载
    积分:1
  • cpsk_dpsk
    数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码(Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for)
    2009-11-06 16:11:03下载
    积分:1
  • HDB3
    HDB3码在matlab中的仿真,包括原始码、AMI码及HDB码的相关仿真图形(HDB simulink in matlab)
    2020-07-04 19:40:02下载
    积分:1
  • nand 闪存仿真模型
    用于IC芯片设计验证仿真的nand flash芯片模型;包括模型及测试平台,对于进行nand flash控制器设计或者验证人员非常有帮助!另外,附上与之对应的镁光的芯片说明文档,见pdf附件
    2022-01-21 18:06:52下载
    积分:1
  • rs(7,3)verilog编码
    实现方法大同小异,这个亲测仿真无误,内含有全部quartursII文件
    2022-02-15 21:08:59下载
    积分:1
  • UMC_90nm_1P9M_LOGIC_MIXED_MODE_Process_TLR_V1.1
    UMC 90nm design kit. please read before using thee models.
    2013-02-02 11:24:38下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载