登录
首页 » Verilog » 使用 fifo 来交换不同的时钟

使用 fifo 来交换不同的时钟

于 2022-02-04 发布 文件大小:999.21 kB
0 62
下载积分: 2 下载次数: 1

代码说明:

这个项目是一个简单的 ISE14.7 项目,使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上,我们可以做它没有相同宽度提取。写时钟到 fifo 是 62 MHz,而读的时钟是 16.368MHz.In 这个项目,我们做模拟只是为了验证是否提取数据是否正确与否。结果表明,有时每三点,提取了一个样品;有时每四点,提取了一个样本。 这个项目可能在 GPS navagition 系统中使用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • c
    智能小车用到的c程序,单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)
    2013-07-16 14:18:21下载
    积分:1
  • SystemC-UART
    基于SystemC的Uart模型-----文档(SystemC the Uart model of----- document)
    2013-01-24 16:41:35下载
    积分:1
  • vhdl_course_tw_CIC
    台湾IC中心VHDL讲义,内容详细,适合IC前端设计参考(Taiwan s IC Center VHDL handouts, detailed reference design for front-end IC)
    2011-01-10 19:06:38下载
    积分:1
  • sanjose_hdlcon
    FFT implementation using C program
    2014-02-11 21:01:40下载
    积分:1
  • verilog8位浮点数四则运算
    verilog8位浮点数四则运算。其中mantisa为4位,exp位为3位,符号位1位。可以为其他比特数的浮点运算verilog代码作为借鉴。程序包含testbench可以直接运行。
    2022-05-16 09:21:45下载
    积分:1
  • ldpc算法
    Basic principle of LDPC code and FPGA implementation of LDPC code
    2020-06-22 20:00:01下载
    积分:1
  • EDanDanAssistg
    蛋蛋助手,可以动态配置生成代码格式,方便ORM或或程序员的生成工作 ,经测试 (Egg assistant, can be dynamically configured to generate code format, convenient ORM, or programmer generation work, tested)
    2012-09-10 00:33:07下载
    积分:1
  • 十字路口红绿灯控制
    十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制
    2022-01-26 01:34:02下载
    积分:1
  • ba_ker
    巴克码装到信息内同时将巴克码识别出来,实现帧同步的VHDL设计(Barker code loaded to the information identified while Barker code, VHDL design to achieve frame synchronization)
    2014-05-18 17:37:39下载
    积分:1
  • DS18B20LCD
    DS18B20温度测量程序 之后用于在LCD显示屏上显示对应的温度(DS18B20 test code)
    2011-08-30 12:59:20下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载