▍1. 单周期cpu
根据计算机原理与设计进行设计,完整的单周期cpu,已经仿真完成
本资源是基于FPGA的一个硬件串口模块设计,其中包括的模块有:datagene.v,uart_speed_select.v,fifo_232.v,uart_ctrl.v,uart_tx.v,uartfifo.v,其中uartfifo.v为顶层模块,它调用上述的一些模块,完成相关的功能,本设计主要实现的功能是串口的字符串发送。不是简单的单字节发送,而是完成字符串的发送。
在电子产品中我们会经常用到按键,比如电脑的键盘,手机的按键等等,按键就是人机交互的一种工具。在AX309开发板上有四个用户按键供用户使用和体验,用户可以使用FPGA程序来检测与按键对应的 I/O 口的电平高低来判断按键是否按下或松开。 本实验内容将介绍按键的检测及按键的防抖的程序设计,通过点亮/点灭开发板上相应的LED灯来指示按键的动作。 按键1按一下-------------LED1反转; 按键2按一下-------------LED2反转; 按键3按一下-------------LED3反转; 按键4按一下-------------LED4反转;
利用FPGA控制SRAM读写操作,清晰描写SRAM时序,工作原理。读写操作比较简单,一定要结合芯片的时序去写
自适应滤波器是指利用前一时刻的结果,自动调节当前时刻的滤波器参数,以适应信号和噪声未知或随机变化的特性,得到有效的输出,本设计在MATLAB仿真的基础上,使用verilog实现,附带仿真波形图,实用性强
本代码是异步FIFO的VERILOG HDL代码,代码除了实现基本的异步FIFO跨时钟域数据传输以外,代码简单易读,可以作为笔试或者面试手写代码的备考代码,本人华为FPGA逻辑开发工程师岗位面试手写的异步FIFO程序就是出自本代码
这些文件是可以帮助我们初学者在超大规模集成电路与 FPGA 设备接口的外围设备。ALU 单元介绍算术和逻辑单元的功能和其在 FPGA 中的实现。Mutiplication 和积累股职能有 MAC 单元程序。在电机相接,陡峭电机运行中前进的方向。液晶屏显示程序可以帮助我们在 16 × 2 显示中显示的 ASCII 字符。串行通讯程序将传输和接收字符从和到的 FPGA 和 PC。
应用背景符号乘法器实现5x5位乘法。这是一种类型的顺序执行独特的强烈计算。关键技术这是一种顺序 ;执行独特的强烈的符号计算…… ; ;乘数 ;实现了5位乘法…
这包括地址数据总线 (ad 总线) 的 verilog 代码为一个 cpu。地址数据位为 16 位。
用SystemVerilog写spi通信模块的验证ip结构简洁,容易上手可以作为spi设计中的验证之用
pipeline 的基础,用于各种technique 的 test bench.
以DE2板子为开发平台,采用Verilog语言编程,实现了跳频通信中常用的扩频序列m编码的输出,设计采用Modelsim以及Quartus II自带逻辑分析仪验证设计的正确性,此设计已经用在某工程中,测试结果性能良好。
自己这段时间在学SDRAM方面的东西,但是资料却很少,很难得在一些网上论坛里学习好多有用的东西,然后自己钻研了一段时间,终于将sdram调通,为了和大家共同进步,在这里将源码和大家分享!希望对你有帮助!
ddr2存储器控制模块,大家可以拿去借鉴,其中对DDR2内部时钟刷新本人花了很久的时间。内部时钟频率请各位已经自己芯片情况而定。本人也是新手,代码中有不少地方也许欠妥,大家共同学习,谢谢。