-
FPGA2-DSP2-EDMA
例程是基于quartus的，FPGA通过EMIF给DSP发送数据，里面包含了一个简单的状态机和一个基于IP核的fifo，适合初学者(Routine is the FPGA to send data to the DSP via EMIF, which contains a simple state machine and an IP-based core fifo, suitable for beginners)
- 2020-12-04 16:09:24下载
- 积分：1
-
鲍伍利乘数
鲍伍利乘数用于 2 四位二进制数比普通的那种使用更少的触发器。
- 2022-06-14 09:18:49下载
- 积分：1
-
MIPS_LANG
说明： verilog实现misp架构，并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)
- 2020-06-18 04:40:02下载
- 积分：1
-
new
说明： vivado2017.4下的串口通信的Verilog源码，一次传输8位，包括发送模块，接受模块，顶层模块(Verilog source code for serial communication under vivado 2017.4, which transmits 8 bits at a time, including sending module, receiving module and top module)
- 2020-06-22 20:20:01下载
- 积分：1
-
BT1120转GTX详细设计方案
bt1120设计方案，描述了具体的方案设计以及整体的架构设计(Bt1120 design scheme, describes the specific scheme design and the overall architectural design)
- 2020-06-25 05:40:02下载
- 积分：1
-
fsk
基于FPGA的fsk调制程序，包括载波的生成，nco的设置(FPGA-based fsk modulation procedures, including carrier generation, nco settings)
- 2016-05-12 21:00:56下载
- 积分：1
-
axi_jesd204b
ADI JESD204接口的ADC与Xilinx FPGA接口IP，包含Verilog和VHDL源代码，AXI总线接口，ADC串行控制接口(ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface
)
- 2021-03-29 15:09:10下载
- 积分：1
-
Signal
基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)
- 2018-05-10 15:19:05下载
- 积分：1
-
可编程 GPIO 外围 APB 奴隶界面
可编程的一般目的编程 I/O （GPIO） 外围设备。此组件是一个 AMBA 2.0 兼容先进的外设总线 （APB） 奴隶装置。DW_apb_gpio 块： ■ APB 接口或从 APB 桥的主要接口，下列功能团体■ 外部数据接口或从 I/O 垫■ 辅助硬件数据接口给或来自辅助数据接收器或源■ 中断接口或从中断控制器
- 2022-04-25 16:45:53下载
- 积分：1
-
基于FPGA的Turbo译码算法的实现
此代码是Turbo码译码算法中的Max-Log-MAP译码算法。
- 2022-03-03 00:40:04下载
- 积分：1
