登录
首页 » Verilog » 地址数据总线

地址数据总线

于 2022-02-14 发布 文件大小:498.29 kB
0 34
下载积分: 2 下载次数: 1

代码说明:

这包括地址数据总线 (ad 总线) 的 verilog 代码为一个 cpu。地址数据位为 16 位。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ROM
    4 bit ROM for Quartus
    2009-09-14 08:45:22下载
    积分:1
  • practica1
    binary comparator with register
    2012-04-24 17:39:04下载
    积分:1
  • RIPPLE_COUNTER
    Ripple counter using t _filp flop
    2017-11-16 05:22:36下载
    积分:1
  • fir_lms
    基于FIR滤波器的LMS自适应算法的FPGA实现,verilog语言(FIR filter based on LMS adaptive algorithm on FPGA, VHDL language)
    2015-10-11 19:23:03下载
    积分:1
  • 快速FFT的Verilog实现
    快速傅里叶变换的模块,测试平台,verilog语言
    2022-03-23 13:12:13下载
    积分:1
  • FPGA_OV5640_VGA_DDR3_code
    说明:  基于OV5640摄像头的视频图像传输存储以及读取。供大家参考。(Video image transmission, storage and reading based on ov5640 camera. For your reference.)
    2021-03-06 15:39:30下载
    积分:1
  • shizhong
    VHDL写时钟,分频模块什么,实现计时。定点报时,定点闹钟,显示年月日。(verilog HDL)
    2014-01-09 18:29:40下载
    积分:1
  • WB_I2C
    Routine for I2C in VHDL
    2009-03-21 03:32:58下载
    积分:1
  • 图像中值滤波FPGA实现
    基于FPGA的图像算法实现,包含了matlab的算法验证,利用xilinx的开发环境在FPGA上实现了算法,最终通过了验证。
    2022-01-24 14:43:02下载
    积分:1
  • DPD_project
    预失真算法中,包络解波部分的verilog代码,有部分错误(envelope calculation of DPD algorithm ,verilong HDL language)
    2014-04-26 15:45:21下载
    积分:1
  • 696518资源总数
  • 104316会员总数
  • 17今日下载