登录

最新会员 最新下载

成为了本站VIP会员

01月05日 00:38

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:今天
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. LCD例程 altera官方Verilog代码 详尽简单实用

LCD例程 altera官方Verilog代码 详尽简单实用-LCD routines altera official Verilog code is simple and practical details

1
下载
52
浏览
2022-09-20发布

2. VHDL写的PWM发生器,仿真通过,波形基本完美,可以用于直流电机的控制...

VHDL写的PWM发生器,仿真通过,波形基本完美,可以用于直流电机的控制-PWM generator written in VHDL, simulation is passed, the basic waveform perfect, can be used for DC motor control

1
下载
36
浏览
2022-09-19发布

3. 基于Verilog的2FSK的性能

对信号实现2FSK调制,2FSK就是用数字信号去调制载波的频率(移频键控),是信息传输中使用得较早的一种调制方式。它的主要优点是:实现起来较容易;抗噪声与抗衰减的性能较好;在中低速数据传输中得到广泛的应用。-the performance of 2FSK based on verilog

1
下载
59
浏览
2022-09-18发布

4. Viterbi译码器的编解码器的设计 用Verilog实现

Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog

1
下载
48
浏览
2022-09-18发布

5. altera的关于对数计算的IP core。

altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.

1
下载
57
浏览
2022-09-17发布

6. VHDL频率计

采用VHDL编写的频率计,模块划分清晰易懂,基本原理为检测一个闸门脉冲周期内的信号次数,采用四段数码管显示

1
下载
51
浏览
2022-09-17发布

7. A counter that starts from 0 and increments mod 16 on each rising edge of the cl...

A counter that starts from 0 and increments mod 16 on each rising edge of the clock

1
下载
89
浏览
2022-09-16发布

8. Several Example FPGA design contest

几个fpga竞赛的设计例-Several Example FPGA design contest

1
下载
57
浏览
2022-09-16发布

9. VHDL language design stopwatch, timer function of the realization, the realizati...

VHDL语言设计的秒表,实现计时功能,实现报时功能,并且通过硬件实验。-VHDL language design stopwatch, timer function of the realization, the realization of time functions, and through hardware experiments.

1
下载
60
浏览
2022-09-16发布

10. This document is formatted UltraEdit document describes some of the original Ult...

这个文件中是UltraEdit的一些格式化文件说明 由于原来的 UltraEdit 不支持 HDL 语言的格式化显示,把文件解压得到的 wordfile.txt替换其安装目录下的 wordfile.txt 文件即可-This document is formatted UltraEdit document describes some of the original UltraEdit as a result of HDL does not support formatting language shows that the document received decompression wordfile.txt replace its installation directory under the document can wordfile.txt

1
下载
67
浏览
2022-09-16发布

11. adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的

adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的-ADC0809

1
下载
61
浏览
2022-09-16发布

12. 软I2C

i2c硬件程序,字节读、字节写,在modelsim6.0通过编译-the soft for i2c

1
下载
72
浏览
2022-09-15发布

13. 有关视频压缩的IPCore,希望对大家有用

有关视频压缩的IPCore,希望对大家有用-Video Compression IPCore

1
下载
69
浏览
2022-09-14发布

14. 本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.

1
下载
58
浏览
2022-09-14发布

15. FPGA realization of the LCD interface, VHDL programming, FPGA chips for Altera

FPGA实现的LCD接口,VHDL编程,FPGA芯片为ALtera公司的EP2c35-FPGA realization of the LCD interface, VHDL programming, FPGA chips for Altera

1
下载
47
浏览
2022-09-14发布

16. _2FFT Algorithm

基_2FFT算法的FPGA设计与实现,适合做fpga的工程技术人员参考及设计-_2FFT Algorithm-based FPGA Design and Implementation for fpga to do engineering and design reference

1
下载
60
浏览
2022-09-14发布

18. 色彩空间转换硬件实现,用于图像处理,编码,解码部分

色彩空间转换硬件实现,用于图像处理,编码,解码部分-Color space conversion hardware for image processing, encoding, decoding part of the

1
下载
58
浏览
2022-09-14发布

19. 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!...

一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!-A VHDL design with the use of powerful 32-bit CPU, this document contains Altera Corporation in the ep1c20 FPGA code and configuration files, you can direct download!

1
下载
60
浏览
2022-09-14发布

20. DC motor controller is excellent VHDL source code can be sown in simulation tool...

直流电机控制器,属于精品vhdl源码,可在eda仿真工具上仿真实现-DC motor controller is excellent VHDL source code can be sown in simulation tools Simulation

1
下载
38
浏览
2022-09-13发布