登录
首页 » VHDL » 本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

于 2022-09-14 发布 文件大小:388.13 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 二进制除法器,采用移位相减的方法实现,位数可调
    二进制除法器,采用移位相减的方法实现,位数可调-The source code of a divider
    2023-08-14 00:00:02下载
    积分:1
  • add1A
    用于实现锁相光子计数技术的累加器,verilog语言(Accumulator achieve specific cases for accumulator lock detection of photon counting technique)
    2016-04-09 11:13:25下载
    积分:1
  • cmp
    VHDL code comparator
    2012-06-26 18:50:52下载
    积分:1
  • 按键控制的状态机代码
    根据按键控制状态机状态转换,内含仿真波形文件
    2022-06-14 11:16:49下载
    积分:1
  • vhdl testbentch 编写模板。非常实用
    vhdl testbentch 编写模板。非常实用-vhdl testbentch prepared templates. Useful
    2022-06-01 04:30:54下载
    积分:1
  • PipelineSim
    一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。(A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of parallel division, 16-bit word length, fixed-length instructions, Verilog source code, top level design. Simple structure, conflict resolution is also very simple, a small amount of code.)
    2012-06-24 22:19:14下载
    积分:1
  • 10_1_hdmi_test
    说明:  fpga的hdmi驱动,只包括视频信号没使用音频线,总体跟DVI控制一样,可参考DVI说明手册进行观看(driver of HDMI using fpga)
    2020-03-01 15:49:44下载
    积分:1
  • xapp524
    xilinx FPGA 与高速ADC LVDS接口的范例程序(xilinx FPGA ADC LVDS interface)
    2021-02-05 17:29:57下载
    积分:1
  • AVS motion compensation circuit of VLSI Design and Implementation of a standard...
    AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构,该设计采用了8 X 8块级流 水线操作,运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优 利用。采用Verilog语言完成了VLSI设计,并通过EDA软件给出仿真和综合结果。-AVS motion compensation circuit of VLSI Design and Implementation of a standard based on the AVS motion compensation circuit efficient hardware structure, the design used 8 X 8 block-level pipelining, the normalized motion vector processing and interpolation filter bank guarantee efficient operation of the pipeline, as well as the optimal use of hardware resources. Using Verilog language completed VLSI design and EDA software through simulation and synthesis results.
    2022-01-21 20:19:47下载
    积分:1
  • E1(一级欧洲传输标准)
    E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)
    2023-08-26 23:00:03下载
    积分:1
  • 696518资源总数
  • 106259会员总数
  • 28今日下载