登录
首页 » VHDL » 本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

于 2022-09-14 发布 文件大小:388.13 kB
0 57
下载积分: 2 下载次数: 1

代码说明:

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CDCM6208_SPI
    说明:  完成对cdcm6208的时钟芯片的配置,输出高频时钟(cdcm6208 cofigure using SPI interface)
    2021-02-06 18:29:56下载
    积分:1
  • DDR3_user_design
    在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器,里面生成了Core,可用于DDR3读写控制(On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control)
    2012-02-02 15:16:00下载
    积分:1
  • 脉动进位加法器
    设计的结构是纹波进位加法器,但执行的操作是加法和减法,两种操作都是32位的,具体取决于控制信号。如果控制信号为“1”,则选择减法,然后选择“0”,然后选择加法
    2022-02-02 17:58:16下载
    积分:1
  • ethernet_loopback
    通过FPGA驱动千兆以太网口,完成SPARTAN6上的UDP数据包闭环测试,即通过网口发送数据包到FPGA,FPGA内部将接收到的数据返回到PC机,建议测试之前添加ARP静态绑定,FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到,发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the network to send data packets to FPGA, FPGA will receive the data back to the PC, the proposed test before adding ARP static binding, FGPA internal IP and MAC address in the COE document in the ROM where you can see, the sender adds CRC and CHECKSUM integral calculation)
    2017-11-20 10:21:38下载
    积分:1
  • FPGA代码,Designing_with_Quartus_II_Exercises_Ver11_v4_2.doc
    FPGA代码,Designing_with_Quartus_II_Exercises_Ver11_v4_2.doc-FPGA code Designing_with_Quartus_II_Exercises_Ver1 1_v4_2.doc
    2023-03-14 03:35:04下载
    积分:1
  • xilinx the frequency generator VHDL source code, spartan3 can run in the learnin...
    xilinx提供的频率发生器的VHDL源码,可以运行在spartan3的学习开发板上。-xilinx the frequency generator VHDL source code, spartan3 can run in the learning development board.
    2022-04-28 04:38:57下载
    积分:1
  • Stumper.cpp
    Convert Roman numerals to integers
    2012-12-05 03:59:59下载
    积分:1
  • 1553B总线接口技术研究及FPGA实现
    说明:  基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
    2019-04-18 11:02:52下载
    积分:1
  • ppm_tb
    PPM编码器的测试文件,可以测试PPM编码是否正确(PPM encoder test file, you can test whether the correct PPM encoding)
    2013-11-20 12:32:16下载
    积分:1
  • sram 读写小程序,用verilog编写的,请各位高手指教
    sram 读写小程序,用verilog编写的,请各位高手指教-SRAM read and write small programs using Verilog prepared, please enlighten you master
    2022-07-03 11:53:36下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载