登录
首页 » VHDL » VGA FPGA时序仿真,仿真的PS / 2键盘接口VHDL源C.

VGA FPGA时序仿真,仿真的PS / 2键盘接口VHDL源C.

于 2023-01-19 发布 文件大小:285.50 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码,基于Xilinx spartan3-VGA FPGA timing simulation, simulation PS/2 keyboard interface bus VHDL source code, Based on Xilinx spartan3

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 和picoblaze完全兼容的mcu ip core
    和picoblaze完全兼容的mcu ip core-And PicoBlaze fully compatible mcu ip core
    2023-08-22 23:25:04下载
    积分:1
  • picoblaze实现串口通信...难道一定要20个字吗?
    picoblaze实现串口通信...难道一定要20个字吗?-implement uart communication base on picoblaze
    2022-03-31 20:43:55下载
    积分:1
  • 单片机课程设计——交通灯_1
    一个交通灯设计,简单的实现,没有添加其他的显示管(Traffic Light System)
    2020-06-21 10:40:02下载
    积分:1
  • QPSK_modulation
    利用FPGA实现QPSK数字调制。编程采用Verilog HDL语言。(By using the FPGA realization of QPSK digital modulation. Use Verilog HDL language programming. )
    2016-03-21 19:53:06下载
    积分:1
  • IEEE 802.3 Cyclic Redundancy Check参考设计,xilinx提供
    IEEE 802.3 Cyclic Redundancy Check参考设计,xilinx提供-IEEE 802.3 Cyclic Redundancy Check reference design for Xilinx
    2023-02-15 07:55:03下载
    积分:1
  • LS165
    LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)
    2020-11-22 22:59:34下载
    积分:1
  • 2023-04-14 01:30:04下载
    积分:1
  • Block-cipher-lock
    密码锁verilog源代码,包括四个七段数码管显示模块,设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)
    2014-01-11 23:57:19下载
    积分:1
  • FSK
    FPGA实现FSK调制,带Modelsim仿真,实际系统测试通过,载波信号,信号频率等可调。(FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.)
    2020-09-03 11:38:07下载
    积分:1
  • state-machine
    一个简单的用verilog实现的售货机状态机设计,内有word介绍设计的原理(A simple realization of a vending machine with verilog state machine design, there are design principles introduced word)
    2021-01-20 23:48:42下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载