网站首页

SPI serial bus interface Verilog realization elaborate on the realization of the...

于 2022-11-13 发布文件大小:388.77 kB

 0  65

下载积分: 2 下载次数: 1

我要下载

代码说明：

SPI串行总线接口的Verilog实现，详细讲解实现过程。-SPI serial bus interface Verilog realization elaborate on the realization of the process.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

本代码实现了全加器功能，适合初学者学习
本代码实现了全加器的功能，可供初学者学习-This code implements a full adder functions, for beginners to learn

2022-03-09 20:15:10下载

积分：1
ps2interface
one of example about hardware design language

2009-12-25 07:17:18下载

积分：1
王金明的一些学习VHDL的子
王金明的一些学习VHDL的子-Wang Jinming study of some subset of VHDL

2022-03-05 20:37:24下载

积分：1
vhdl 基于cpld的8*8点阵显示显示心型
基于CPLD的实现控制8x8点阵动态显示心型图案的程序，使用VHDL语言，通过调节分频系数可以实现点阵的变换速度，通过改变不同的状态可以让点阵显示不同的图案。

2023-07-21 07:55:03下载

积分：1
inc_pid
基于FPGA的增量式PID设计方法，Matlab、Simulink， Xilinx Block set(Incremental PID FPGA-based design methodology)

2014-11-03 04:16:19下载

积分：1
几个VHDL的源代码和和一个本人编写的5级流水线RISC CPU的代码
几个VHDL的源代码和和一个本人编写的5级流水线RISC CPU的代码-several VHDL source code, and in my preparation of a five pipelined RISC CPU code

2023-05-10 01:55:03下载

积分：1
基于FPGA的数字钟设计
基于FPGA的数字钟的设计，外部时钟32MHz，通过分频器得到秒脉冲，用于正常工作时的计数脉冲。通过分频还得到一个5ms的脉冲，用于按键的消抖（具体原理可见程序）。输入的信号有三个：1.时钟信号2.校时模式设置按键3.校时调整按键，输出通道6位数码管。共有：校时模块，24计数的小时计数模块，60计数的分钟计数模块，60计数的秒钟计数模块。

2022-04-01 05:03:17下载

积分：1
8_sys_clock
黑金开发板对时钟信号的编写实验以及调试，相关代码如压缩包所示(CLOCK FPGA)

2012-09-18 22:51:36下载

积分：1
Verilog--HDL
本书是一本关于VERILOG方面的专业书籍，是通往FPGA设计的基础书籍，值得一看。(thsi is a book of VerilogHDL,also a basic book to master.)

2016-07-31 13:44:09下载

积分：1
vend
自动售货机，根据所要的东西，自动收费，并进行找零(Vending machine, according to what you want to automatically charge and conduct Keep the change)

2010-01-10 16:56:54下载

积分：1

696518资源总数
104629会员总数
9今日下载

SPI serial bus interface Verilog realization elaborate on the realization of the...

0 个回复

热门标签

热门下载