登录
首页 » VHDL » 在vhdl开发环境下,关于协议PS2 verilog 源码

在vhdl开发环境下,关于协议PS2 verilog 源码

于 2022-05-06 发布 文件大小:835.00 B
0 123
下载积分: 2 下载次数: 1

代码说明:

在vhdl开发环境下,关于协议PS2 verilog 源码-In VHDL development environment, with regard to the agreement PS2 verilog source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Micron_SDRAM_DDR2Simulation_model_Verilog
    DDR2 SDRAM仿真模型,适合于ModelSim下工作,请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)
    2020-10-29 17:49:57下载
    积分:1
  • UART
    本代码用verilog语言配合sopc和nios实现了串口调试的目的。软件编程用C语言描述,只是比较简单的例子,适合初学者做了解用,本人亲自在EP2C8Q上实践。(The code to use verilog language sopc and nios achieved with serial debugging purposes. Software programming using C language description, but relatively simple example for beginners to do with understanding, I personally EP2C8Q on practice.)
    2013-09-11 10:48:17下载
    积分:1
  • divider
    verilog HDL编写的浮点除法器,编译通过,可综合。压缩包包含三个文件。(verilog HDL write floating-point divider, compile, can be integrated. Archive contains three files.)
    2011-08-29 09:12:21下载
    积分:1
  • clk_generator
    时钟分频代码,PWM产生 RTL 源代码。(clock divider,PWM generator RTL Source Code)
    2013-08-18 09:29:42下载
    积分:1
  • 基于verilog的1588V2协议的fpga实现
    基于verilog的1588V2协议的fpga实现,目前项目通用代码,供大家参考(Based on verilog 1588 v2 fpga implementation of the agreement, the project general code, for your reference)
    2021-04-26 10:58:46下载
    积分:1
  • 256 点的 IFFT 执行的设计与实现
    执行 256 点, 基数 4 IFFT 算法,提出了一种高速和 16 位复杂 IFFT。通过 使用固定的几何寻址模式,管道设计和块浮点 结构,数据具有更高的精度和动态范围。建议 本文分析了逻辑大小、 面积、 功耗的体系结构 使用 Xilinx 8.2。
    2022-03-04 17:43:30下载
    积分:1
  • Poorscope
    poor scope is a vhdl implimentation pic micro controller
    2013-02-02 13:01:17下载
    积分:1
  • LaurentCPM
    Laurent程序,用于CPM信号的调制,接收和分解,译码,以及判断(Laurent procedures for CPM modulation of the signal, and decomposition receiving, decoding, and to determine)
    2013-08-16 01:32:40下载
    积分:1
  • FPGA读写SDRAM的VHDL程序(已经测试过)
    FPGA读写SDRAM的VHDL程序(已经测试过)-SDRAM read and write the VHDL program FPGA (already tested)
    2022-05-20 21:52:20下载
    积分:1
  • 6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准...
    6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard
    2023-09-01 12:35:04下载
    积分:1
  • 696518资源总数
  • 106245会员总数
  • 18今日下载