登录
首页 » VHDL » 4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好...

4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好...

于 2022-02-04 发布 文件大小:2.22 kB
0 95
下载积分: 2 下载次数: 1

代码说明:

4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好-The 4dbpsk system design realization source code, several friends complete it cooperation in one vacation time , the function is extremely good

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • turbo_encode
    turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)
    2014-03-29 15:09:58下载
    积分:1
  • verilog HDL编写的出租车计费系统
    verilog HDL编写的出租车计费系统-verilog HDL prepared Taxi Accounting System
    2022-05-06 06:53:34下载
    积分:1
  • AVR IP CORE 可以直接用于工程的开发和 已经通过编译和仿真
    AVR IP CORE 可以直接用于工程的开发和 已经通过编译和仿真-AVR IP CORE can be directly used for project development and has passed the compiler and simulation
    2022-02-15 18:01:54下载
    积分:1
  • 最后64点FFT
    最终FFT 64点使用定点。
    2022-01-22 00:00:34下载
    积分:1
  • 使用VHDL语言操作LCD1602
    这篇是利用VHDL语言控制LCD1602芯片来显示时钟的简单代码。LCD1602顾名思义是一种02*16,即为两行十六列的液晶显示屏,液晶两行,每行可以显示16个字符,但是CGRAM及CGROM里面一共有160个字符,包括阿拉伯数字,英文字母大小写,常用符号及日文。每个字符对应于一个ASCII码值,在液晶显示屏上显示对应的字符时候,只需要将对应的ASCII码写到DDRAM中就好。
    2022-07-05 01:39:17下载
    积分:1
  • m_ca7
    verilog编写的基于CA算法的m序列发生器,其中验证了多种CA系数来实现m序列。(CA-based algorithm written in verilog m-sequence generator, which verify the CA factor to achieve a variety of m-sequence.)
    2011-10-26 14:33:59下载
    积分:1
  • led_water
    酷睿系列流水灯通用程序,来回往返流水,点亮led(ledwater for ep2c8q208c8)
    2017-11-11 00:57:15下载
    积分:1
  • sed1335
    design the connecter between dsp and sed12
    2008-08-09 20:36:13下载
    积分:1
  • JSFP
    奇数分频-此程序对输入频率sysclk有奇数(X)分频的功能(Odd frequency- this program has an odd number of input frequency sysclk (X) frequency function)
    2011-08-01 12:37:42下载
    积分:1
  • 计数器的 vhdl 代码
    我们使用此代码开发 plc 在 fpga 硬件计数器的程序
    2023-02-08 13:05:03下载
    积分:1
  • 696518资源总数
  • 105273会员总数
  • 10今日下载