登录
首页 » VHDL » Srikanth Vijayaraghavan

Srikanth Vijayaraghavan

于 2022-05-29 发布 文件大小:10.12 MB
0 114
下载积分: 2 下载次数: 1

代码说明:

Srikanth Vijayaraghavan - A Practical Guide for SystemVerilog Assertions-Srikanth Vijayaraghavan- A Practical Guide for SystemVerilog Assertions

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • NN-using-FPGA
    thesis about design and implementation neural network using FPGA
    2013-12-29 16:23:52下载
    积分:1
  • qspi
    qspi接口控制,指令包括spi、dual spi、quad spi,通过验证,供参考(Qspi interface control, including spi, dual spi, quad spi, for reference.)
    2021-03-07 12:59:30下载
    积分:1
  • testbench.sv
    RS 编码和解码Verilog Code, 实现了RS(544,514)的编码和译码;(-RS Coding and Decoding Verilog code, implement RS(544,514))
    2016-09-25 16:05:54下载
    积分:1
  • altera-de2-ann
    基于VHDL+FPGA的神经网络设计,实现简单的字符识别(Design of Neural Network Based on VHDL+FPGA to Realize Simple Character Recognition)
    2018-12-01 08:06:02下载
    积分:1
  • FPGA_GFP
    基于FPGA的GFP(通用成帧协议)封装数据成帧的实现。(FPGA-based GFP (Generic Framing Protocol) encapsulated data Framing realized.)
    2007-07-20 15:07:59下载
    积分:1
  • FIRDF_design
    FIR带通、带阻滤波器设计,需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)
    2020-09-28 15:17:44下载
    积分:1
  • cic_compiler_ds613
    说明:  国外的CIC补偿滤波器设计文件,非常有用(Abroad, CIC compensation filter design files, very useful)
    2010-03-21 13:56:49下载
    积分:1
  • 8 bit general purpose microprocessor verilog code
    它是一种以地址总线数据总线为结构的8位微处理器,主要由两部分组成:一是控制单元,数据通路控制单元控制微处理器的所有块、寄存器和部件,数据通路由地址和数据通路信号处理组成指令读写加法;
    2022-02-01 07:53:18下载
    积分:1
  • qpsk_mod_demod
    qpsk调制解调,结果可以通过示波器进行观察(qpsk modulation and demodulation, the results can be observed by an oscilloscope)
    2015-03-19 12:25:02下载
    积分:1
  • S3EStarter_user-guide
    Xilinx Spartan-3E Starter Kit Board User Guide(中文用户手册)(Xilinx Spartan-3E Starter Kit Board User Guide)
    2012-04-30 10:14:18下载
    积分:1
  • 696518资源总数
  • 105273会员总数
  • 10今日下载