登录
首页 » VHDL » use of the VHDL language ALTERA company's board up3 have vga signal containi...

use of the VHDL language ALTERA company's board up3 have vga signal containi...

于 2022-01-31 发布 文件大小:10.39 kB
0 63
下载积分: 2 下载次数: 1

代码说明:

使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。和上一个文件razzle差不多,但是产生的效果不一样。-use of the VHDL language ALTERA company"s board up3 have vga signal containing a detailed analysis and explanation is a good guide. And on a razzle almost document, but the effects are not the same.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。
    使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。-a vhdl-program use Xilinx3S400
    2022-06-18 05:27:27下载
    积分:1
  • SimpleSpi
    master spi的源代码(verilog),包括文档,测试程序(master spi the source code (verilog), including documentation, testing procedures)
    2007-01-29 21:03:51下载
    积分:1
  • Verilog的150个经典设计实例
    说明:  Verilog经典实例.包括洗衣机红路灯、兹自动方麦基、等式子可用(Classic examples of Verilog. Including red street lights for washing machines, ZAM, equation availability)
    2021-03-17 16:49:20下载
    积分:1
  • 这时一个数字钟的VHDL程序,有计时、校时、整点报时功能,很适合做EDA设计之用...
    这时一个数字钟的VHDL程序,有计时、校时、整点报时功能,很适合做EDA设计之用-When a digital clock in VHDL procedures, time, school hours, the whole point timekeeping function, it is suitable for use in EDA Design
    2022-05-22 23:36:04下载
    积分:1
  • cic_compensating
    CIC 补偿滤波器。采用两种方法来设计,一个是frequency sampling method。另一个是Equal Rippler Design Method。这是一个非常有用的matlab代码。(CIC compensation filter. Two ways to design a frequency sampling method. The other is an Equal Rippler Design Method. This is a very useful matlab code.)
    2012-10-17 14:22:08下载
    积分:1
  • Version1
    小波包分解,重构轴承振动信号,Hilbert包络,FFT进行频谱分析,以获得轴承故障频率。(Wavelet packet decomposition, reconstruction of bearing vibration signal, Hilbert envelope, FFT spectrum analysis to obtain the bearing fault frequencies.)
    2013-07-17 11:37:05下载
    积分:1
  • verilog代码uart传输
    通过UART进行的低功耗低成本的数据传输TEQ再检查一下它,一旦它的writen用Verilog语言而且它是基于一个协议,你要指定更好的沟通自己的规则
    2022-01-30 23:50:40下载
    积分:1
  • 对于一个扫描程序的编写进行VHDL开发环境
    maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program
    2022-03-14 13:51:23下载
    积分:1
  • BBTHG_II_t_x
    KDP晶体二倍频与三倍频;基于耦合波方程组;已于实验结果校核 (Sum Frequency in KDP)
    2021-03-16 11:39:21下载
    积分:1
  • pc104vhdl_change
    PC104总线的CPLD代码,调试已经通过,可以修改应用到其他的工程(PC104 bus CPLD code, debugging has been passed, you can modify the application to other engineering 示例用法:)
    2013-08-29 12:07:43下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载