登录

最新会员 最新下载

成为了本站VIP会员

01月05日 00:38

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:一年内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. 有关FIFO的代码

用VHDL语言写的代码 包括全局的输入时钟缓冲器来去抖动,块RAM模块65536*10,读数据,写数据,空标志信号的产生,满标志信号的产生,读写使能信号的产生七个模块!对各位有帮助噢!

1
下载
45
浏览
2023-01-20发布

2. FPGA

基于FPGA实现的一种新型数字锁相环-FPGA-based realization of a new type of digital phase-locked loop

1
下载
58
浏览
2023-01-20发布

3. 用verilog写的cpld的各种分频程序,希望大家指正,谢谢!

用verilog写的cpld的各种分频程序,希望大家指正,谢谢!-using Verilog cpld written by the various sub-frequency procedures in the hope that we stand corrected, thank you!

1
下载
55
浏览
2023-01-20发布

4. 由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证...

由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证-By the NC VHDL language is the use of sub-frequency QUARTUES environment has been tested

1
下载
49
浏览
2023-01-20发布

5. 8051参考设计,和其他免费知识产权在8051相比,相对整个D。

8051参考设计,与其他8051的免费IP相比,文档相对较全,Oregano System 提供-8051 reference design, and other free IP in 8051 compared to relatively entire document, Oregano System for

1
下载
41
浏览
2023-01-19发布

6. VGA FPGA时序仿真,仿真的PS / 2键盘接口VHDL源C.

用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码,基于Xilinx spartan3-VGA FPGA timing simulation, simulation PS/2 keyboard interface bus VHDL source code, Based on Xilinx spartan3

1
下载
51
浏览
2023-01-19发布

7. E VHDL数字电路设计

VHDL数字电路设计的电子书,很好的学习材料-VHDL digital circuit design of e-books, very good learning materials

1
下载
52
浏览
2023-01-18发布

8. 一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合...

一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合-FIFO realize a new method, verilog description, modelsim 6.0 through simulation, Quartue integrated

1
下载
44
浏览
2023-01-18发布

9. 10。对于密钥输入一个密码锁,假设重置后的七个香格里拉…

10对于进入密码锁的按键,假设复位后七个灯显示0,使用sw1、sw2两个键输入,只要按sw1键,并使七个灯显示每秒速度加1的值,但释放sw1键后停止。

1
下载
54
浏览
2023-01-16发布

10. SVPWM

SVPWM脉冲的产生。

1
下载
50
浏览
2023-01-16发布

11. This code implements the shift register functions, beginners can learn to learn

本代码实现了移位寄存器功能,初学者可借鉴学习-This code implements the shift register functions, beginners can learn to learn

1
下载
60
浏览
2023-01-14发布

12. 拥有VGA彩色信号发生器Verilog ISE环境

自己编的VGA彩条信号发生器verilog ise环境-Own the VGA color signal generator verilog ise Environment

1
下载
51
浏览
2023-01-14发布

13. 一个完整的viterbi译码程序和测试的程序

一个完整的viterbi译码程序和测试的程序-A complete viterbi decoding procedures and test procedures

1
下载
59
浏览
2023-01-14发布

14. Lantern controller vhdl language test eda

彩灯控制器 vhdl语言开发 eda实验-Lantern controller vhdl language test eda

1
下载
49
浏览
2023-01-14发布

15. Verilog 编写的IP核,512K的16位SRAM

Verilog 编写的IP核,512K的16位SRAM-Written in Verilog IP core, 512K 16-bit SRAM

1
下载
55
浏览
2023-01-13发布

17. 1.初始状态为4个方向的红灯全亮,时间1秒。 2.东、西方向绿灯亮,南、北方向红灯亮。东、西方向通车,时间30秒。 3.东、西方向黄灯闪烁,南、北方...

1.初始状态为4个方向的红灯全亮,时间1秒。 2.东、西方向绿灯亮,南、北方向红灯亮。东、西方向通车,时间30秒。 3.东、西方向黄灯闪烁,南、北方向红灯亮。时间2秒。 4.东、西方向红灯亮,南、北方向绿灯亮。南、北方向通车,时间15秒。 5.东、西方向红灯亮,南、北方向黄灯闪烁。时间2秒。 6.返回2,继续运行。 -1. Initial state for four whole direction of the red lights lit up, a second time. 2. East and West to the green, in the south, north to the red light. West and the East to open in time for 30 seconds. 3. East and West to the blinking yellow light, in the south, north to the red light. Time 2 seconds. 4. East and West to the red light, in the south, north to the green. South and North to the opening time of 15 seconds. 5. East and West to the red light, in the south, north to the flashing yellow light. Time 2 seconds. 6. Return 2, continued to operate.

1
下载
50
浏览
2023-01-12发布

18. iic的代码,是工程文件来的,是XILINX的,来自开源的

iic的代码,是工程文件来的,是XILINX的,来自开源的-IIC

1
下载
55
浏览
2023-01-11发布

19. I2C的VHDL源码,从机模式,编译通过。

I2C的VHDL源码,从机模式,编译通过。-I2C the VHDL source code, from the mode, the compiler through.

2
下载
52
浏览
2023-01-11发布

20. 利用Verilog HDL对AD7705进行控制ADC采样,实验室师兄的

利用Verilog HDL对AD7705进行控制ADC采样,实验室师兄的-Using Verilog HDL to the AD7705 control ADC sampling, laboratory师兄the

1
下载
95
浏览
2023-01-10发布