登录
首页 » VHDL » E VHDL数字电路设计

E VHDL数字电路设计

于 2023-01-18 发布 文件大小:1.38 MB
0 51
下载积分: 2 下载次数: 1

代码说明:

VHDL数字电路设计的电子书,很好的学习材料-VHDL digital circuit design of e-books, very good learning materials

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IPSO
    i have coding for verilogHDL and VHDL. so please i want know that coding..
    2012-04-24 01:01:07下载
    积分:1
  • uart
    一个实用的uart协议模块,使用verilog 实现(A practical uart protocol modules, use verilog to achieve)
    2013-07-25 11:43:34下载
    积分:1
  • AXI-HP-ZYNQ
    用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-HP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
    2020-12-01 20:39:27下载
    积分:1
  • 智能抢答器
    四人抢答器,包括主持人清楚按键,抢答后屏蔽其他三人的继续抢答,同时答题时间开始,答题时间三档可调。时间到后蜂鸣器发声,指示灯亮起。
    2022-06-13 04:37:19下载
    积分:1
  • disptest
    模拟示波器的现实程序,有x,y和光标。采用AD5440输出,现实效果很好。(示波器x-y方式)(Analog oscilloscope reality program, there are x, y and cursor. Using AD5440 output, real good results. (Xy oscilloscope mode))
    2013-09-13 23:18:19下载
    积分:1
  • fpga
    说明:  中科院FPGA的课件!纯英文,比较简单,适合刚刚接触FPGA的小白!(Chinese Academy of Sciences FPGA courseware! Pure English, relatively simple, suitable for Xiaobai who just came into contact with FPGA!)
    2020-03-19 14:19:16下载
    积分:1
  • adder
    说明:  通过四个半加器的互联,来实现四位加法器的电路结构(Through the interconnection of four and a half adder to achieve the four adder circuit)
    2011-02-20 15:17:15下载
    积分:1
  • jiaotongdeng
    交通灯通过数码管显示,几种模式可调,还可以时间可设,适合初学者入门参考学习。(LED traffic lights can be set to several modes adjustable time beginners reference ~ ~ ~)
    2013-08-25 10:02:34下载
    积分:1
  • Spartan 3e
    Spartan 3e - Active Power Meter-Spartan 3e- Active Power Meter
    2022-02-28 11:45:02下载
    积分:1
  • 表决器,简单实现了表决功能,无显示功能
    表决器,简单实现了表决功能,无显示功能 -vote
    2022-05-17 19:43:31下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载