登录

最新会员 最新下载

成为了本站VIP会员

01月05日 00:38

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言:Verilog
  2. 代码类别:所有
  3. 发布时间:近三天
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. The use of ip core

简单介绍一下FPGA中锁相环的IP使用,因为我们在编程的过程,会用到很多时钟,简单分享一下,PLL IP的使用

1
下载
58
浏览
2022-03-17发布

2. 展位乘数

光滑的乘法 ;算法是 ;乘法 ;算法,将两个带符号的二进制数的补码表示法。该算法是由安得烈唐纳德发明的展位 ; ;1950在伯克贝克学院在布卢姆斯伯里研究晶体学,伦敦

1
下载
65
浏览
2022-03-17发布

3. AHB DMA verilog

兼容AMBA 2.0 的DMA源码,具有两个MASTER, 一个SLAVE,通道可配。超级经典的电路结构,可以学习或直接使用,经过验证的。

1
下载
38
浏览
2022-03-16发布

4. cf_interleaver2

interleaver即交织器,里面包含有C,VHDL,VRILOG HDL三种语言写的交织器, 包括各种各样的组合达六七十种,描写详尽,是一个难得的学习交织器的材料 -interleaver that interleaver, which contains C, VHDL, VRILOG HDL three languages to write the interleaver, including a variety of combinations to depend species, a detailed description, is a rare study of the materials are intertwined

2
下载
57
浏览
2022-03-16发布

5. FPGA 高斯滤波器

此筛选器是由语言 HDL 设计的。成功模拟上协同作用。此筛选器用于视频和图像处理项目,降低盐及胡椒噪音。

1
下载
81
浏览
2022-03-16发布

6. UVM内存的工作实例

嗨伙计, 附加的文件包含了完整的工作示例通用验证方法学基于系统VERILOG

1
下载
52
浏览
2022-03-16发布

7. 基于FPGA的课程设计

这是大二的基于FPGA的课程设计,基本功能是一个数字钟,但是做了很多额外的外设,包括数码管,鼠标,键盘,LCD,还有VGA显示钟表等。当然初学者可以看一下还是很有帮助的,高手的话就去opencore网站去下载更高级的项目吧,呵呵。

1
下载
50
浏览
2022-03-15发布

8. 一位十进制可逆计数器的Verilog代码

Verilog实现的一位十进制可逆计数器,可以实现十进制数的加减功能,有仿真图,计数器模数为10,有计数器使能控制,进位输出,具有同步置数和异步清零功能

1
下载
98
浏览
2022-03-15发布

9. 32 位 MIPS ALU 设计

这是简单的32位ALU的MIPS。它提供了五种操作如AND,OR,ADD,减去,SET不到。并且它具有32位的两个输入和32位的一个输出。并且它具有操作的检查溢出时,ADD或减去。

1
下载
69
浏览
2022-03-15发布

10. AHB接口

 AHB总线规范是AMBA总线规范的一部分,AMBA总线规范是ARM公司提出的总线规范,被大多数SoC设计采用,它规定了AHB (Advanced High-performance Bus)、ASB (Advanced System Bus)、APB (Advanced Peripheral Bus)。AHB用于高性能、高时钟频率的系统结构,典型的应用如ARM核与系统内部的高速RAM、NAND FLASH、DMA、Bridge的连接。APB用于连接外部设备,对性能要求不高,而考虑低功耗问题。ASB是AHB的一种替代方案。

1
下载
59
浏览
2022-03-15发布

11. 一种有限域中积累的高效实现

有限域积累是在有限域运算的最简单和最遇到的行动。蓄能器领域有限使用 T 触发器位级别和数字级串行/并行 乘法器的结构在GF (2 米) 是利用导出既作为一般多项式以及三项多项式和实施。这一有限领域 乘数是以后在 FPGA 上实现。在这减少的地区时间复杂度和关键路径执行。元素表示,他们转换基础还集中。 提出了结构数字级串行/并行乘法器 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

1
下载
63
浏览
2022-03-15发布

12. 5位计数器

应用背景计数器是一个连续的电路,计数。这意味着它的收益通过一个预先定义的序列的状态的电路的状态是由所有的触发器的状态决定的。最基本的计数器将只增加1的每一个时钟脉冲,所以状态100将达到101,下一个脉冲将让它切换到110这是可能的设计与任何需要计数的计数器序列。关键技术频率计数器数字钟时间测量模数转换器分频电路数字三角波发生器。

1
下载
80
浏览
2022-03-15发布

13. AMBA 3 协议

APB 是 AMBA 3 协议家庭的一部分。它提供一个低成本的界面,优化为最小的功率消耗和减少的界面的复杂程度。APB 接口到任何外围设备,低带宽并不需要高性能的流水线的总线接口。APB 了 unpipelined 协议。所有的信号转换只与有关的时钟,使 APB 外设容易融入任何设计流量的上升沿。每一次转让需要至少两个周期。APB can 接口的 AMBA 先进的高性能总线建兴 (AHB Lite) 和 AMBA 先进的可扩展接口 (希)。你可以使用它来提供对外围设备的可编程控制寄存器的访问。

1
下载
56
浏览
2022-03-15发布

14. 查找序列序列中两个相邻1之间的最大间隔

设计一个能求出一个1之间最大间隙的时序状态机。完成testbench描述,给出综合后的时序仿真结果

1
下载
49
浏览
2022-03-15发布

15. DVI显示驱动

xilinx V5板子,用来驱动DVI显示的Verilog代码。 可正常显示所需要显示的正常颜色和图案。 将CH7301芯片接到到的视频数据信号,直接显示到DVI显示屏上。

1
下载
54
浏览
2022-03-15发布

16. 8 x 8 乘法器

8 x 8 华莱士树乘法器的设计。 乘数接受两个 8 位输入 (x 和 y) 和 16 位 multiplication(product) 的结果。 设计就是要为速度优化.: 我们被要求设计一个 8 × 8华莱士主要由半加法器和全加器的树型乘法器。所以,首先我们设计半加法器和全加法器。 我们需要 8 一半的设计加法器和 48 全加法器即总 56 加法器。因此,我们实例化半加器和全加器的计算每个部分的产品。参数优化的是速度。

1
下载
74
浏览
2022-03-14发布

17. 动态的仲裁者

应用背景系统芯片设计的性能很大程度上取决于其总线结构的效率。在系统芯片平台中使用的总线需要一个仲裁过程,因为它可以作为一个主程序的多个组件连接,因此发起一个交易。作为系统设计中的系统组件的数量增加关键技术由商业标准定义的通信架构是广泛存在的,在市场上。例如,OMI的PI总线,ARM的AMBA总线,Mentor Graphics的序列总线,IBM CoreConnect,对超音速的硅背板,和其他的silicore叉。该系统和AMBA使用固定优先级仲裁器。虽然仲裁协议是固定的,仲裁方案的选择通常取决于应用程序的要求

1
下载
59
浏览
2022-03-14发布

18. UART的FPGA代码

串口代码,FPGA实现,可以直接给出结果,可以仿真并实现

1
下载
59
浏览
2022-03-14发布

19. ads1255 spi verilog驱动

ads1255 spi verilog驱动,已测试过,可以使用。

2
下载
54
浏览
2022-03-14发布

20. verlog通过FPGA实现数字钟

verlog通过FPGA实现数字钟,包含时间计数,秒表和闹钟等功能

2
下载
71
浏览
2022-03-14发布