登录

最新会员 最新下载

头像 松坂砂糖

成为了本站VIP会员

12月25日 15:38
头像 影

成为了本站VIP会员

12月25日 12:28
头像 waiting

成为了本站VIP会员

12月25日 12:10
头像 .

成为了本站VIP会员

12月24日 23:54
头像 木槿暖夏

成为了本站VIP会员

12月24日 23:29
头像 arctan君。

成为了本站VIP会员

12月21日 19:40
已选条件
  1. 编程语言：Verilog
  2. 代码类别：所有
  3. 发布时间：今天
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

▍1. design of 8 point fft

本课题描述了基于fpga的32点fft的设计。这里进行verilog编码来实现这个32点fft。使用xilinx ise 12.1版本进行合成和模拟；

1
下载
60
浏览
2022-09-16发布
Verilog Verilog

▍2. Verilog编写的出租车计价程序

设计一个出租车计价器，共有三个输入，分别是启动开关、计时脉冲（25MHz）、行程脉冲（每 100 米 1 个脉冲）。 输出显示为付费金额。工作原理如下： 当启动开关闭合后，显示起车费 5 元。当行程小于 5 公里时，按照 5 元显示付费。 当超过 5 公里后， 开始按照行程增加应付车费，每公里按照 1 元计费，要求每 500 米增加 0.5 元进行加法累计，并显示应付车费总额。当出现停车等待时，按照每 2 分钟折合 1 公里计费， 要求每分钟增加 0.5 元进行加法累计，并显示应付车费总额。

1
下载
92
浏览
2022-09-15发布
Verilog Verilog

▍3. VGA的verilog实现

VGA的verilog实现，通过宏控制输出格式，兼容altera的avalon总线。

1
下载
60
浏览
2022-09-15发布
Verilog Verilog

▍4. FPGA的串口通信verilog代码

基于FPGA平台的verilog语言编写的uart串口通信代码，可以实现发射和接收，并附有multism仿真代码。可以实现功能。Uart serial communication code written based on FPGA platform verilog language can realize transmit and receive, with multism simulation code. Can achieve the function.

1
下载
66
浏览
2022-09-15发布
Verilog Verilog

▍5. uart code dsdlab with my clock code

uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。

1
下载
56
浏览
2022-09-14发布
Verilog Verilog

▍6. DE1 SOC D5M两相机

应用背景两个摄像头，一个FPGA。相机都可以显示在VGA显示器采用开关[ 5 ]。关键技术ccd_capture V / V。i2c_ccd_config V / V。i2c_controller V / V。raw2rgb V / V。seg7_lut V / V。vga_controller V / V。

1
下载
71
浏览
2022-09-14发布
Verilog Verilog

▍7. 基于Avalon总线的PWM的实现，verlog语言编程

资源描述基于Avalon总线的PWM的实现，verlog语言编程

1
下载
66
浏览
2022-09-14发布
Verilog Verilog

▍8. 基于FPGA的lcd1202驱动

总4个模块。lcd_test顶层调用矩阵和lcd_1602,lcd_diver是写时序，lcd_ctrl是初始化及用户模式（即正常工作状态：发指令；数据和位置）。key_board矩阵驱动，已经过版级验证即按相应按键能在lcd上显示。

1
下载
57
浏览
2022-09-13发布
Verilog Verilog

▍9. 代码可以实现时隙交换MT89L80芯片功能，完成256x256个时隙交换

使用Verilog编写代码，实现集成芯片MT89L80的功能，代码配置ram后可以直接使用，完成256x256个时隙交换，其中主要模块包括接收模块、发送模块、cpu接口模块，寄存器配置模块，接续寄存器模块等。

1
下载
64
浏览
2022-09-12发布
Verilog Verilog

▍10. 基于RAM的同步FIFO设计与实现

资源描述该代码通过例化ram，然后再利用读写指针的比较来判断full和empty的状态，从而实现了同步FIFO的设计

1
下载
73
浏览
2022-09-09发布
Verilog Verilog

▍11. verilog matlab iir 数字滤波器

verilog matlab iir 数字滤波器 IIR低通滤波器，matlab与verilog程序完全对应 IIR低通滤波器，matlab与verilog程序完全对应 IIR低通滤波器，matlab与verilog程序完全对应

2
下载
54
浏览
2022-09-09发布
Verilog Verilog

▍12. 16 位进行选择加法器 verlog 代码

它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器

1
下载
49
浏览
2022-09-08发布
Verilog Verilog

▍13. 浮点乘法

这个

1
下载
57
浏览
2022-09-08发布
Verilog Verilog

▍14. nios设计教程

包含大量nios开发源码，包含详细的实验步骤和verilog代码，以及怎样用quartus和nios联合开发soc系统，

1
下载
62
浏览
2022-09-08发布
Verilog Verilog

▍15. 使用H57V2562GTR实现的SDRAM代码

使用verilog语言编写的SDRAM读写程序，设置为突发读、突发写、全页读写模式。

1
下载
63
浏览
2022-09-07发布
Verilog Verilog

▍16. GPIO的RTL代码

资源描述通用输入/输出（GPIO） ；在 通用集成电路引脚； ；其行为包括无论是输入或输出引脚可由用户在运行时间 。GPIO引脚没有预定的目的，而去使用默认的。其思想是，有时一个系统集成商，建立一个完整的系统可能需要一把额外的数字控制线，并有这些可从一个芯片，避免了安排额外的电路，以提供他们。例如， ；realtekalc260芯片（音频编解码器）有8个GPIO引脚，从而去使用默认的。一些系统集成商（宏碁公司 ；笔记本电脑）使用第一个GPIO（GPIO0）在打开的alc260  ；放大器 ；用于笔记本电脑的内置扬声器和耳机插孔外 。

1
下载
33
浏览
2022-09-07发布
Verilog Verilog

▍17. RSA的VHDL代码

Here, we present the first available open-source 512 bit RSA core. This is an early prototype version of a full FIPS Certified 512-4096 capable RSA Crypto-core which will be on sale soon. The version provided, has not the same performance than the final product since it was a proof of concept that we decided to release to the community in order to help small projects which need RSA ciphering.

1
下载
69
浏览
2022-09-07发布
Verilog Verilog

▍18. pcm的verilog实现

代码已经有优化，实现了PCM的verilog实现，可以用来学习哦。适合对PCM初学者有很好的指导作用。希望能够帮助到你。代码已经有优化，实现了PCM的verilog实现，可以用来学习哦。适合对PCM初学者有很好的指导作用。希望能够帮助到你。

1
下载
72
浏览
2022-09-07发布
Verilog Verilog

▍19. D 触发器

我们已在 verilog （硬件描述语言） 实施 D 触发器。该代码被合成模拟在 Xilinx ISE 设计套件 14。

1
下载
63
浏览
2022-09-06发布
Verilog Verilog

▍20. 基于verilog的串口收发协议

基于verilog的串口收发程序，使用组合逻辑加时序逻辑的方式编写，易于灵活修改！

1
下载
58
浏览
2022-09-06发布
Verilog Verilog

Copyright© 2019-2024 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！