登录
首页 » Verilog » 16 位进行选择加法器 verlog 代码

16 位进行选择加法器 verlog 代码

于 2022-09-08 发布 文件大小:2.97 kB
0 50
下载积分: 2 下载次数: 1

代码说明:

它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • uart2spi-master
    说明:  this code works with spi and uart interfaces.
    2020-07-21 21:10:59下载
    积分:1
  • Verilog_Basic
    说明:  Verilog 入门,如果你要很了解Verilog你不用先谖完一本厚厚的书还弄不清楚Verilog到底在干啥事,这份资料有助於快速了斛Verilog(Verilog Basic, If you try very hard to understand verilog by read a thick book, try read this first you will get a quick understanding of verlog.)
    2010-03-19 09:02:22下载
    积分:1
  • My_First_fpga
    基于芯片5CSEBA6U2317,实现按键控制LED灯闪的速度的Verilog实现。(Realize the Verilog realization of the flow lamp.)
    2018-05-03 09:58:41下载
    积分:1
  • 用Verilog做的SD卡控制器(有详细的注释)
    SDIO 接口,实现SD卡的控制器功能,带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)
    2020-06-16 22:00:01下载
    积分:1
  • project_first
    说明:  basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
    2019-06-18 10:37:53下载
    积分:1
  • uart
    串口通信通用模块,FPGA Verilog语言 ise,vivado环境(uart,FPGA Verilog, ise,vivado)
    2020-06-22 07:20:01下载
    积分:1
  • 频率计
    说明:  1、能正确显示输入信号频率; 2、测量频率范围为1Hz ~ 999999Hz; 3、测量结果以十进制数字显示; 4、能测量幅值较小的信号频率; 5、有自动刷新输出数据的功能(如5s刷新一次); 6、有自检模块(如产生100Hz的校准方波);(1. It can correctly display the input signal frequency; 2. The frequency range of measurement is 1Hz ~ 99999hz; 3. The measurement results are displayed in decimal; 4. It can measure signal frequency with small amplitude; 5. It has the function of automatically refreshing the output data (e.g. once in 5S); 6. Self checking module (such as generating 100Hz calibration square wave);)
    2020-03-28 16:37:56下载
    积分:1
  • pci_fpga
    对pci9054芯片的配置进行了设置,并对PCI9054的各状态机进行了设置,程序经过了测试(Pci9054 chip on the configuration of the set, and each state machine PCI9054 been set, the program have been tested)
    2013-10-12 11:39:45下载
    积分:1
  • apb_spi
    Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
    2021-04-06 16:19:02下载
    积分:1
  • Altera Nios 开发项目
    Altera SOPC 开发套件,它用 verilog 语言开发。它是有用的 EDA 设计倾向。有三个完整的示例的 SDRAM,led 灯和内皮祖细胞。有逻辑的设计举例。
    2023-08-07 05:00:07下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载